Un circuit de récupération de données et d’horloge (CDR) est utilisé dans les systèmes de données série haut débit pour lesquels une horloge ne fonctionne pas séparément à partir des données (connues sous le nom d'horloge à transfert de données), mais est plutôt intégrée dans un flux de données série correspondant à une série aléatoire de zéro et de un binaire. L'horloge est alors extraite du flux de données via un circuit CDR. Les données sont échantillonnées ou divisées, puis resynchronisées. Ceci s'appelle la récupération des données dans un CDR.

Un circuit CDR est intégré dans le récepteur où les signaux ou flux de données sont amplifiés, filtrés et alignés. Un circuit diviseur partagera le flux de données dans les sections en utilisant une fréquence générée avec précision. Une boucle de verrouillage en phase (PLL) est utilisée pour verrouiller la fréquence de l'horloge intégrée du flux des données. Cette horloge intégrée sera l'horloge de référence sur la PLL. La PLL est utilisée pour régénérer une horloge verrouillée en phase avec l'horloge de référence. Les deux phases de l'horloge de référence et la nouvelle horloge régénérée sont alignées par la PLL. L'horloge récupérée est alors utilisée pour régénérer les données reçues.

Les PLL sont en général utilisées dans les circuits CDR. Cependant, d'autres types d'oscillateurs sont également utilisés dans les circuits CDR. Le choix dépend souvent des options de chacune des conceptions et des exigences en matière de performance du CDR.

Le résultat du CDR correspond alors à une horloge et des données séparées. Elles peuvent être utilisées dans d'autres sections du circuit numérique et logique.