プログラマブルデバイス

Arrow.comは、 Intel、Lattice Semiconductor、 Microchip、Texas Instruments、Infineon など、主要な業界メーカの幅広いプログラマブルデバイスを提供しています。FPGAやCPLDを含む数千のプログラマブルロジックデバイス(PLD)から購入し、多様な組み込みシステム向けのIPコアを見つけましょう。また、高速組み込みプロトタイピング用のプログラマブルロジック開発ボードやキットも在庫しています。 プログラマブルデバイスは通常、設定可能な論理回路を組み込んだチップを指します。これにはフィールドプログラマブルロジックデバイス(FPGA)、複雑プログラマブルロジックデバイス(CPLD)、プログラマブルロジックデバイス(PLD、PLA、PAL、GAL)が含まれます。また、フィールドプログラマブルアナログアレイと呼ばれるアナログ版のデバイスもあります。これらのデバイスは必ず複数のプログラム方法を持ち、内部に設定データを保存するためのフラッシュが内蔵されていることもあります。このようなプログラミングインターフェースには、外部不揮発性メモリへのシリアルおよび並列接続、マイクロコントローラへのバス接続、または開発中のダウンロードやデバッグのためのコンピュータへのJTAG接続などが含まれます。 FPGAには、構成可能なスイッチアレイによって相互接続された構成可能なロジックブロックのアレイが含まれています。また、メモリ、デジタル信号処理、メモリインターフェース、トランシーバ、クロックモジュールも組み込むことができ、これらは構成可能で、ロジックブロックと相互に接続できます。ロジック要素(ロジックセルや複雑ロジックブロックとも呼ばれる)は、複雑なロジック機能を効率的に実装するために、さらに大きな構造(ロジックアレイブロック)で配列されます。異なる電圧やバス規格に対応するように設定可能な非常に柔軟なI/Oバンクを備えています。また、ダイ上にはロジックに接続するための特別なハードワイヤードメモリコントローラやプロセッサが搭載されている場合もあります。CPLDやPLDはFPGAのはるかにシンプルなバージョンであり、通常は電源投入時に自己構成できる不揮発性メモリを搭載しています。 FPGAやCPLDの内部ロジックや構成は通常、電源投入時にシリアルシフトレジスタ形式のロードプロセスによって行われます。このプロセスは目に見えない構成レジスタ層を設定し、ワイヤーの多重接続や路地行く接続を設定します。この構成イメージは、ハードウェアの記述言語や回路図を解釈する高度なソフトウェアツールによってコンパイルされます。記述は分析され、最適化され、ネットリストに統合されます。ネットリストは、回路のタイミング要件を満たすために、マッピング、フィッティング、フロアプランニング、最適化のプロセスで特定の装置の物理的リソースにターゲットを絞ります。