时钟及数据恢愎 (CDR) 电路用于高速串联数据系统。该系统中，时钟并非独立于数据工作（已转发时钟），而是内嵌在仅是一连串随机二进制的一和零的串联数据流中。随后，通过 CDR 电流从该数据流中抽取该时钟。该数据经抽样或切片处理，并重新定时。该部分是 CDR 中数据恢复时的已知部分。

CDR 电路用于对数据流或信号进行放大、过滤并补偿的接收器中。随后，限幅电路将使用准确生成的频率将数据流分段。锁相环路用于锁定在数据流内置时钟的频率。该内置时钟将作为锁相环路的参考时钟。锁相环路用于再次生成锁相于参考时钟的时钟。参考时钟的两个相位以及新生成的时钟由锁相环路匹配。恢复的时钟随后用于再次生成收到的数据。

锁相环路通常用于 CDR 电路，但其他类型的振荡器也可用于 CDR 电路。选择何种振荡器通常取决于 CDR 设计和性能需求的权衡。

该 CDR 的结果是时钟和数据彼此分离，并能用于需要的其他数字电路和逻辑分段中。