電動モータードライブの電源供給の最終段階
産業用途の電動ドライブモーターへの制御回路の導入は、大幅な電力消費の削減や生産性の大幅な向上など、多くの利点をもたらしました。しかし、この複雑性の増加により、設計プロセスで考慮すべき変数が増える必要があります。本記事では、Analog Devicesの内容をもとに、可変速ドライブの電源を保護する方法と、下流の電力レールを生成する方法について学びます。
可変速ドライブ (VSD) は、主制御電源供給およびインバータ電子回路の電源供給、つまりシリーズの前回のブログで述べたゲートドライバと電流検知回路に特化した上流回路設計を必要とします。これらは、図1に示される典型的なVSDアーキテクチャの一般化されたビューの中で図解され強調されています。
詳細な可変速ドライブアーキテクチャ
図 1
このブログでは、図1に示されたVSDの強調ブロック内のさらに2つの重要な電源トピックについて取り上げます：
- メイン制御電源の保護
- 下流の低電圧ポイントオブライト（POL）電源レールの導出
制御電源保護
VSD内では、過渡現象や異常状態から主制御電源（通常24V）を保護することが非常に重要です。これが重要な理由は、この供給レールには一般的に2つの経路があるからです。1つ目の経路は前回のブログ記事で説明されたもので、24V制御電源がACメイン電源または高電圧DCバスから、絶縁された電力変換ステージを介して派生される場合です。しかし、この24Vレールは通常、VSDに接続された補助電力入力から直接供給されることもあります。ほとんどのオートメーション環境では、制御キャビネット周辺に24V電源が配布されており、VSDは通常この供給にアクセスします。この補助24V入力は通常、コンバータ由来の24V電源とダイオードOR接続されており、1つの供給源のみが同時にアクティブであることを保証します。
これが利用可能である利点は、たとえACメイン電源が停止したりトリップしても、通常24Vの補助電源は稼働し続けるため、VSDの制御電子機器が通電した状態を維持し、迅速にVSDを再起動し、コンテキスト情報を失うことなく操作が可能になるという点です。一方、不利な点としては、工場全体の24V供給システム上に存在するすべての電圧過渡にVSDの電源がさらされることです。これらは、配電ケーブル上の電圧鐘動を励起するスイッチング負荷、システムを通じて伝播する落雷現象、近くの電場または人体接触による静電気放電、さらにケーブル上で拾われる電磁干渉などにより発生する可能性があります。そのため、この補助供給入力には堅固な保護策が必要です。
VSD機能安全規格IEC 61800-5-2付録A（セクションB.3.2）では、そのような24VDCレール向けの推奨される電源（PS）および電圧モニター（VM）サブシステムが示されています。これには、逆極性、過電流、電圧過渡など、さまざまな一般的な故障に対する保護が含まれています。
IEC 61800-5-2 に基づく推奨補助電源保護
図2
発生する過渡現象はエネルギーレベルや継続時間が異なるため、個別の回路を設計するのは時間がかかり、エラーを引き起こしやすく、長期的な信頼性が低下する可能性があります。Analog Devices Surge Stopperファミリーのような統合ソリューションは、入力の逆極性検出と保護、過電流、短絡およびラッシュ電流の検出と保護、高電圧過渡の切断など、IEC 61800の全要件を統合しています。
Analog DevicesのIEC 61800-5-2に基づくSurge Stopperの実装
図3
図3は、Analog Devicesのサージストッパーソリューションを使用した、IEC61800-5-2の保護推奨事項の潜在的な実装例を示しています。LT4363や統合型MOSFETバリアントLTC4381などのコンポーネントは、主制御電源の堅牢かつ信頼性の高い保護ソリューションを提供することができます。
低電圧ポイントオブロード (POL) 電源
メイン制御電源の下流には、低電圧（<12V）の電源レールがあります。これらは主に、主制御デバイス（CPU、FPGA）、その他のデジタルコンポーネント（メモリ、トランシーバ、インターフェース）、アナログ回路（ADC、DAC、オペアンプなど）、およびI/Oデバイスや端子に直接電力を供給するポイントオブロード（POL）電源です。これらの電源アーキテクチャの具体的な設計は各VSDに固有であり、一般化して語ることは難しいですが、これらの電源供給の典型的なアプローチは、図4および図5に示されています。図4では、一段のスイッチングレギュレータが一部の主要な低電圧レールに使用されており、ノイズに敏感なアナログレールやより低い電圧レベルの非常に低電流レールには、その下流に低ドロップアウト（LDO）レギュレータが追加されています。
単段スイッチング方式
図4
図5では、単一の中間レールが生成され（この場合は5V）、これがPOLデバイスによって必要に応じて個々のレールにさらに降圧されます。またここでは、多くのVSDで使用される複雑なマルチコントローラーシステムにおいて重要となる可能性がある、供給レールのスタートアップシーケンシングやトラッキングの必要性も示されています。
多段スイッチャーのアプローチ
図5
POL電源アーキテクチャ設計は複雑で、全体的な効率、コスト、スペース、ノイズに関連する多くのトレードオフを伴います。Analog Devicesの提供するLTpowerCAD、LTpowerPlanner、LTSPICEなどのツールは、設計上の課題を大幅に軽減することができます。
概要
このブログでは、VSD内の電源に関するトピックを完了し、主制御電源の保護回路の重要性を強調するとともに、POL低電圧供給設計に関連する課題について触れました。
記事タグ
