AD4080: 20비트, 40 MSPS, 차동 SAR ADC
AD4080에서 입력 안티앨리어스 필터 설계를 간소화하는 것은 오버샘플링을 적용하고 통합 디지털 필터링 및 디시메이션을 통해 노이즈를 줄이며 최저 대기 시간이 필요하지 않은 애플리케이션의 출력 데이터 속도를 낮춤으로써 가능합니다.
```html AD4080 Easy Drive 기능은 신호 체인의 복잡성과 전력 소비를 줄이면서 높은 채널 밀도와 동반 컴포넌트 선택의 유연성을 제공합니다. 제품 입력 구조는 입력 의존 신호 전류를 최소화하도록 설계되었으며, 따라서 컨버터로 인해 발생할 수 있는 안정화 아티팩트를 줄입니다. 연속 데이터 수집 아키텍처는 전체 변환 주기 동안 안정화를 가능하게 하여, 다른 고속 데이터 컨버터와 비교 시 ADC 드라이버 안정화 및 대역폭 요구 사항을 완화합니다. AD4080에는 데이터 컨버터 통합을 간소화하는 몇 가지 요소가 포함되어 있습니다: 낮은 드리프트 참조 버퍼, ADC 코어 및 디지털 인터페이스 공급 레일을 생성하는 저전압 강하(LDO) 레귤레이터, 디지털 호스트의 부담을 크게 줄일 수 있는 16K 결과 데이터 선입선출(FIFO) 버퍼 등. 추가로, 중요한 공급 및 참조 디커플링 커패시터가 패키지에 통합되어 최적의 성능을 보장하고, 인쇄 회로 기판(PCB) 설계를 간소화하며, 전체 솔루션 풋프린트를 줄입니다. 주요 특징 및 장점 고성능 처리량: 40 MSPS, 46.25 ns 변환 지연 INL: ±4 ppm (전형적), ±8 ppm (최대) SNR/THD 93.6 dB (전형적)/−110 dB (전형적) at fIN = 1 kHz 93.5 dB (전형적)/−104 dB (전형적) at fIN = 1 MHz 잡음 스펙트럼 밀도: −167.6 dBFS/Hz 20비트 해상도, 누락 코드 없음 저전력 40 MSPS에서 −0.5 dBFS 사인파 입력 시 전형적으로 79.3 mW Easy Drive, 완전 차동 입력 6 V p-p 차동 입력 범위 연속 신호 수집 정형화된, 5 μA/MSPS 입력 전류 저드리프트 참조 버퍼 및 디커플링 통합 VCM 발생 통합 디지털 기능 및 데이터 인터페이스 변환 결과 FIFO, 16K 샘플 깊이 최대 210 배분의 디지털 평균 필터 SPI 구성 구성 가능한 데이터 인터페이스 싱글 레인, DDR, 직렬 LVDS, 레인당 800 MBPS 이중 레인, DDR, 직렬 LVDS, 레인당 400 MBPS 싱글/쿼드 레인 SPI 데이터 인터페이스 패키지 49볼, 5 mm x 5 mm CSP_BGA, 0.65 mm 피치 통합 공급 디커플링 커패시터 작동 온도 범위: −40°C ~ +85°C 응용 분야 디지털 이미징 세포 분석 분광학 자동화 테스트 장비 고속 데이터 수집 디지털 제어 루프, 하드웨어 인 더 루프 전력 품질 분석 소스 측정 장치 전자 및 X-선 현미경 레이더 레벨 측정 비파괴 테스트 예측 유지보수 및 구조적 상태 분석 평가 보드 AD4080은 EVAL-AD4080-FMC를 사용하여 평가할 수 있습니다. ```
기사 태그
