| RoHS (Union Européenne) | Not Compliant |
| ECCN (États-Unis) | 3A001.a.7.a |
| Statut de pièce | LTB |
| Code HTS | 8542330001 |
| SVHC | Yes |
| Taux de SVHC dépassant le seuil autorisé | Yes |
| Nom de famille | Stratix® IV GX |
| Nombre maximal d'E/S d'utilisateur | 560 |
| Technologie de traitement | 40nm |
| Nombre de banques E/S | 24 |
| Nombre de registres | 232960 |
| Registres à décalage | Utilize Memory |
| Tension d’alimentation type en fonctionnement (V) | 0.9 |
| Cellules logiques de l'appareil | 291200 |
| Nombre de multiplicateurs | 832 (18x18) |
| Type de mémoire programme | SRAM |
| Bits RAM (Kbit) | 17248 |
| Nombre total de blocs RAM | 36+936 |
| MAC Ethernet | 1 |
| Cœur IP pris en charge | SD/MMC SPI|UART|V-by-One HS|Viterbi Compiler, Low-Speed/Hybrid Serial Decoder |
| Fabrication de cœur IP prise en charge | Altera/CAST, Inc/Bitec/Eureka Technology Inc/El Camino GmbH |
| Nombre maximal de canaux SERDES | 44 |
| Unités logiques du dispositif | 291200 |
| Nombre d'horloges globales | 16 |
| Numéro de dispositif des DLL/PLL | 6 |
| Blocs émetteurs-récepteurs | 24 |
| Vitesse d'émetteurs-récepteurs (Gbps) | 8.5 |
| DSP dédié | 104 |
| Blocs PCI | 2 |
| Programmabilité | Yes |
| Support de reprogrammabilité | No |
| Protection contre la copie | Yes |
| Programmabilité dans le système | No |
| Grade de vitesse | 3 |
| Standards de différentiel E/S supporté | LVDS|LVPECL |
| E/S Standards à mécanique unique prises en charge | CMOS|HSTL|LVTTL|PCI|PCI-X|SSTL |
| Interface de mémoire externe | DDR2 SDRAM|DDR3 SDRAM|QDRII+SRAM|RLDRAM II |
| Tension d'alimentation minimale en fonctionnement (V) | 0.87 |
| Tension d'alimentation maximale en fonctionnement (V) | 0.93 |
| Tension E/S (V) | 1.2|1.5|1.8|2.5|3 |
| Température de fonctionnement minimale (°C) | -40 |
| Température de fonctionnement maximale (°C) | 100 |
| Échelle de température du fournisseur | Industrial |
| Nom commercial | Stratix |
