ウルフスピードのシリコンカーバイドMOSFETによる一般的なトポロジーのモデリング

今やこれまで以上にエンジニアは、シリコン (Si) ベースのコンポーネントよりも効率性が高く、電力密度が高く、システム全体のコスト効率が優れているシリコンカーバイド (SiC) ベースの製品を選んでいます。

SiCとSiに共通する基本設計原則だけでなく、SiCの異なる特性、能力、そして利点を念頭に置く必要があることを踏まえ、エンジニアは設計目標を達成するためにモデリングとシミュレーションを行う必要があります。   Siの場合と同様に、現在ではさまざまなサプライヤーから提供される最適化ツールやモデルがSiCにも利用可能であり、標準的なモデリングの対策が適用できます。LTSpice、PLECS、WolfspeedのSpeedFit 2.0 Design Simulator™などのツール間で違いはあるものの、Wolfspeedの電力専門家のアドバイスにより、SiCのシミュレーション精度を向上させることができます。

LTSpiceを使用した静的シミュレーション

WolfspeedのSpiceモデルは、25ºCおよび150ºCに最適化されています。ボディダイオードの作動は、Gen. 3デバイスでは駆動電圧V_GS = -4 V、Gen. 2デバイスではV_GS = -5 Vに最適化されています。エンジニアは自己発熱および過渡的な熱特性、さらに寄生成分インダクタンスを取り入れることができます。ただし、寄生バイポーラ効果とそれに関連する影響、アバランシェ増倍プロセス、ゲートソース電圧に伴うボディダイオードのターンオン電圧の変動についてはモデル化されていません。   LTSpiceの静的シミュレーション結果（さまざまなV_GS値におけるIVカーブやボディダイオードカーブ）は、実測値と非常によく一致しています。キャパシタンスに関しても、入力キャパシタンスC_iss、出力キャパシタンスC_oss、逆伝達キャパシタンスC_rssについて、静的シミュレーション結果は目的に十分近い結果を示しています。そのため、エンジニアはSpiceモデルの静的パラメータに対して自信を持つことができます。

ダブルパルステスト

動的挙動を理解するための典型的な特性評価ベンチマークとして、ハーフブリッジのダブルパルステストがあります。寄生要素などの考慮をせずにモデル化した場合、シミュレーション結果は測定結果と大きく異なります（図1）。エネルギー消費は効率に影響を与えるため、このような大きな差異は熱計算に大きな影響を及ぼします。

このテストケースでは、長いパルスの後に1µsのギャップがあり、その後に短いパルスが続きます。オンとオフはSiベースのデバイスを使用した場合と同様に従来通りの方法で測定されます。波形を詳しく見ると（図2）、実際の結果と理想的なシミュレーション結果との差異が浮き彫りになります。シミュレーションでは立ち上がり時間と立ち下がり時間がどちらも測定値よりもはるかに速くなっています。これは、実際の結果がインダクタンスの影響を受けているためです。寄生的な不要インダクタンスL_m（2つのデバイス間のインダクタンス）や、パッケージインダクタンスL_pkg（パッケージのソースインダクタンス）がその要因です。また、オン時とオフ時のオーバーシュート結果にも差があります。これらの違いは、全体的なスイッチング損失の違いに寄与しています。

正確なモデルを得るには、インダクタンスを抽出して手動でLTSpiceにインポートする必要があります。一方、PLECSの熱モデルには寄生素子が含まれていません。

L_m を見つける

L_m は、ハイサイドのU1デバイスのソースとローサイドのU2デバイスのドレイン間のインダクタンスです。直接測定することも可能ですが、以下のように抽出することもできます（図3）:

次のようになります。 V_LM = V_in — V_ds、例から、 di/dt = 1.105 × 10⁹、 V_in = 606 V、および V_ds = 580.9 V   これにより、L_mの値は23.1674 nHとなります。

同期型降圧、同期型昇圧、ハーフブリッジまたはフルブリッジのいずれであっても、設計はPCBを介してハイサイドおよびローサイドのデバイス構成を使用している可能性があります。適切なレイアウト手法が守られていれば、L_mは20 nHから25 nHの範囲内となります。エンジニアはこれをシミュレーション時の経験則として考慮することができます。

L_pkgの抽出

デザイナーは、TO-247のような標準パッケージの場合、L_pkgがサプライヤー間で同じであることを期待するかもしれません。しかし、リードフレームの厚さの違いや、ソースワイヤボンディング、パッケージのショルダーの長さの違いによって変動が生じます。データシートで利用可能な場合、モデルに簡単に組み込むことができます。利用できない場合は、測定された波形から抽出し、現在のパッケージに適した推定値を導き出すことが可能です。

どこで: VL_pkg = V_ds — VL_ds + V_dson = —11.515 V L_ds = Spiceモデルによる6.5372 nH, V_ds = 実際の波形による約-27.8 V, VL_ds = -15.035 V, V_{ds_on} @ 20 A = C3M0065090Dデータシートによる1.25 V, di/dt = -2.3 x 10⁹

この例では、Lpkg の値は 2.503 nH となります。変動はあるものの、この値は良好な推定値であり、信頼できる経験法則と考えることができます。インダクタンスを考慮した後にシミュレーションを行うことで、動的モデルの精度が向上します（図4）。   インダクタンスを取り入れたことで、実際の二重パルステストとシミュレーションの場合のオンエネルギー（Eon）、オフエネルギー（Eoff）、および総スイッチングエネルギー（Esw）が非常に近似する結果となります（図5）。

L_mおよびL_pkgのこれらの経験則を使用することで、エンジニアは熱予算に対してかなり正確な損失と熱計算を得ることができます。

並列接続されたMOSFET

SiC MOSFETは、電流容量および電力レベルを向上させるために並列接続されることがよくあります。しかしながら、いくつか注意すべき点があります。

WolfspeedのSiC MOSFETを使用する場合、デバイス特性の不一致が発生する可能性はほとんどありません。しかし、エンジニアは仕様の許容範囲が広い他のSiC部品を使用することを求められる場合があり、例えば2 VのV_THを持つデバイスと3 Vのデバイスを選択することもあります。しきい値が低いデバイスはトランジェントが高く、その結果、スイッチング損失や導通損失が増大し、全体の電力損失が増えることになります（図6参照）。

両方のデバイスが同じゲート抵抗（R_G）を持ち、同じ温度およびスイッチング周波数で動作しているにもかかわらず、何の考慮もせずにモデリングを行った場合、U1の総損失が200 Wを超え、U3がわずか100 W強となる結果が得られます。シミュレーションされた波形では、U1は70 A程度のオーバーシュートに達してから50 Aの定常状態に落ち着くのに対し、U3は約49 Aにピークを迎え、30 Aの定常状態に落ち着いています。そのため、両デバイス間で電流搬送能力にかなりの不一致があるとともに、ターンオンおよびターンオフ時間にわずかな違いが見られます。   電流バランスが崩れる第二の原因は、非対称の寄生成分です。例として、同じV_THを持つものの、異なるソースインダクタンスを持つ2つのデバイス（U1とU3、図7参照）を考えます。この違いにより、di/dt、浮遊インダクタンスによる電圧、ゲート駆動、ドレイン電流が大幅にアンバランスになります。シミュレーションされた波形では、U3における電流の上昇および下降の速度が著しく速く、I_DCおよびI_RMSの値も高くなることが示されています。その結果、このMOSFETのスイッチング損失が17.9%増加し、総損失が18.3%増加します。

優れたデザインで不一致を軽減する

不適合なMOSFETによる影響は、優れた設計手法を導入することで大幅に軽減することが可能です。例として、60kWのソーラーインバーターブーストリファレンス設計CRD60DD12Nを挙げます。この設計では、2つの75mΩ、1,200V C3M075120K MOSFETを並列に利用しています（図8）。60個の部品サンプルからVTHが最も高いものと最も低いものの2つを選んでTO-247 4リードMOSFETとして使用する場合でも、優れた設計手法を採用することでハードウェアが正常に動作することが確認されています。

対称的なPCBレイアウトは、並列接続されたスイッチのゲートループ内の循環電流を減らすために重要です。電力ループとゲートループを分け、ゲート振動を防ぐために十分な減衰を提供し、部品の損傷を引き起こす可能性のあるゲートの電圧スパイクやリンギングを低減するために、ゲートリードにフェライトビーズを追加してください（図9）。

これらの設計手法により、テスト回路内のQ1は全電流の47.6%を担い、一方Q2は52.4%を担っています。デバイスの不一致にもかかわらず、現実世界で許容可能な結果が得られています。

ツールの選択肢を増やす

SiCをベースとした設計は、WolfspeedのSpeedFit、LTSpice、またはPLECSを使用してモデル化できます。SpeedFitとLTSpiceはWolfspeedに登録することで自由に使用できますが、PLECSはサブスクリプション料金が必要です。これらのツールの違いは、シミュレーションの生成方法やその限界、例えば寄生素子の取り扱いや損失計算といった点に影響します。