| RoHS (Union Européenne) | Compliant with Exemption |
| ECCN (États-Unis) | 3A001.a.7.a |
| Statut de pièce | LTB |
| SVHC | Yes |
| Taux de SVHC dépassant le seuil autorisé | Yes |
| Nom de famille | Stratix® III L |
| Nombre maximal d'E/S d'utilisateur | 744 |
| Technologie de traitement | 65nm |
| Nombre de banques E/S | 24 |
| Registres à décalage | Utilize Memory |
| Tension d’alimentation type en fonctionnement (V) | 1.1 |
| Cellules logiques de l'appareil | 107500 |
| Nombre de multiplicateurs | 288 (18x18) |
| Type de mémoire programme | SRAM |
| Bits RAM (Kbit) | 4875 |
| Nombre total de blocs RAM | 12+275+2150 |
| Cœur IP pris en charge | DS1/E1 TDM over Packet IP core|EtherCAT|EtherNET/IP|RapidIO to AXI Bridge Controller (RAB)|Sub-frame Latency JPEG 2000 Encoder (BA130) |
| Fabrication de cœur IP prise en charge | Barco Silex/Mobiveil, Inc |
| Unités logiques du dispositif | 107500 |
| Nombre d'horloges globales | 16 |
| Numéro de dispositif des DLL/PLL | 8 |
| Programmabilité | No |
| Support de reprogrammabilité | No |
| Protection contre la copie | Yes |
| Programmabilité dans le système | No |
| Fréquence interne maximale (MHz) | 450 |
| Grade de vitesse | 4 |
| Standards de différentiel E/S supporté | LVDS|LVPECL |
| E/S Standards à mécanique unique prises en charge | LVCMOS|LVTTL |
| Interface de mémoire externe | DDR2 SDRAM|DDR3 SDRAM|QDRII+SRAM|RLDRAM II |
| Tension d'alimentation minimale en fonctionnement (V) | 1.05 |
| Tension d'alimentation maximale en fonctionnement (V) | 1.15 |
| Tension E/S (V) | 1.2|1.5|1.8|2.5|3.3 |
| Température de fonctionnement minimale (°C) | -40 |
| Température de fonctionnement maximale (°C) | 100 |
| Échelle de température du fournisseur | Industrial |
| Nom commercial | Stratix |
