时钟及定时
时钟及定时设备指各种用于创建、管理、计数并分配数字时钟的元件。数字时钟是周期波形,通常为方波。所有带有存储器的数字电路需要时钟的边缘过渡,以更新并存储该流程的下个状态。这个过程称作同步,且使用时钟的过程被称为同步过程。需要时钟的应用四处可见 — 从最原始的计算设备起,人类建造的每个数字设备都依赖它。
定时基准振荡器通常可生成时钟。这是一个调谐至或可调谐至特定频率的共振电路。接通电源后,正反馈回路在共振部分的能量中循环相关的噪声能量。由于共振部分是带通滤波器,共振频率的能量将被放大,同时其他能量会被抑制,直至振荡器继续在单一频率共振为止。如果这个能量到达了振幅限度,它就变成削顶正弦波,并最终成为方波。
最简单情况下,时钟电路可由分立元件以 Hartley 或 Colpittes 振荡器电路的形式制成。这些通常并不十分准确。将晶体共振体(例如 32.768kHz 手表中的石英)放置在从输入到输出的整个反向 CMOS 缓冲器上,从而产生一个时钟(正如许多微控制器中所用),这种做法极为常见。石英晶体振荡器 (XO) 是如今最常使用的设备。基于振荡器的陶瓷表面声波 (SAW) 共振器也很常见。它有很多种不同的样式,可提供额外的准确度和控制。
许多共振器基于会随着时间、温度和电压改变性质的材料。这些特性会影响准确度、频率和牵引率(无论以何种方式,频率能够从中心共振频率调谐的程度)温度控制的晶体振荡器 (TCXO) 拥有内置的补偿网络,以降低由于温度改变造成的偏移。恒温晶体振荡器 (OCXO) 拥有内置的加热器和温度控制环路,它们可通过控制材料环境进一步提升准确度。电压控制晶体振荡器 (VCXO) 提供一个端口,该端口允许频率按照电压微调至更高或更低。
时钟参考可用于同步其他使用时钟生成器、时钟乘法器、相位锁定环路和频率合成器的频率。使用时钟缓冲器和时钟扇出分配器,可将它在 PCB 和背板周围缓冲和分配。时钟可在频域内振颤,以降低 EMI(开展频谱时钟生成器)。时钟噪声可使用抖动衰减器减弱。许多通信协议将时钟嵌入到数据转换中,供带锁相环路 (PLL) 的接收方恢复数据。随后使用时钟数据恢复 (CDR) 模块恢复数据。恢复的数据可以重新发送。与使用时钟恢复器再生的时钟同步。这为重复延长线缆和允许高速数据在极长距离内通信打下了基础。
实时时钟包含了一个计时器。该计时器累计震动次数,从而建立定时信息。它可按照当前时间进行更新,并保持准确的时间测量,其准确度与所用震荡器的准确度相同。实时时钟通常具有后备电源供电能力 — 内部和外部电源皆有。GPS 模块是供设计用的高准确度计时参考的最常见来源。GPS 模块通常提供绝对的即时信息,并可生成 1 秒定时时间(时间点)。
- 时钟及定时
Research & Events
Silicon Labs Clock Builder Pro (CBPro), now part of Skyworks’ Mixed Signal Solutions
The Clock Builder Pro, or CBPro, software from Silicon Labs offers a revolutionary way to save time on your clock tree design and device configuration. Learn more about how this easy-to-use interface can configure anything from basic clock frequencies to hitless switching and holdover sequences.
Simplify Clock Tree Design in High Speed FPGA and Application Processor Designs
In this webinar, we will discuss Silicon Labs' broad portfolio of flexible, any-frequency clock generators utilize the patented MultiSynth™ technology to provide the most integrated timing solutions without compromising performance. Designing a reference clock tree for a high performance FPGA or processor/SoC design is an exacting task and at Silicon Labs, we have a clock for that.
Simplify Clock Tree Design in High Speed FPGA and Application Processor Designs
In this webinar, we will discuss Silicon Labs' broad portfolio of flexible, any-frequency clock generators utilize the patented MultiSynth™ technology to provide the most integrated timing solutions without compromising performance. Designing a reference clock tree for a high performance FPGA or processor/SoC design is an exacting task and at Silicon Labs, we have a clock for that.