在这篇由 ECS Inc. International 全球技术销售和营销副总裁 David Meaney 和欧洲运营总监 Dean Clark 撰写的文章中，探讨了如何在 PCB 设计中减少电路板尺寸并提高集成度。
在布置印刷电路板以接收元件并尽可能发挥元件的最佳性能时，这是一项复杂的任务，例如时钟信号及其布线。如果我们遵循一些行业标准规则，电磁干扰问题就可以降到最低，而不需要复杂的公式和昂贵的模拟工具。
PCB 布局变得越来越重要的原因是电路板尺寸越来越小，集成度越来越高。更小的尺寸和更低功耗的电子器件都需要考虑更多因素。开关频率越高，产生的辐射就越多。借助良好的布局，许多 EMI 问题可以减少到最低限度，以满足所需的规格。下面列出了 ECS Inc. International 建议您遵循的一些良好工程实践。
- 晶体印刷电路板 (PCB) 设计指南
- • PCB 上的晶振和外部负载电容应尽可能靠近芯片的振荡器输入和输出引脚。
- • 振荡电路中的走线长度应尽可能短，并且不得与其它信号线交叉。
- • 避免走线出现直角弯曲。
- • 在使用第三泛音晶体的情况下，确保负载电容 CX1、CX2 和 CX3 有一个公共接地层。
- • 环路必须尽可能小，以尽量减少通过 PCB 耦合进来的噪声，并尽可能减少任何寄生效应。
- • 切勿在晶体单元下布置接地 (GND) 图案。
- • 不要在多层 PCB 的晶体单元下运行数字/RF 信号线或电源。
- 振荡器印刷电路板 (PCB) 设计指南
- • 振荡器在 PCB 上的布局应尽可能靠近负载或芯片的输入引脚。
- • 走线长度应尽可能短，并且不得与其它信号线交叉。
- •避免走线出现直角弯曲。45° 角区域的电容会增加，改变走线的特性阻抗，导致反射。这可以通过倒圆角来减轻。
- •使用串联终端来减少源和终端之间的驻波。这是通过在尽可能靠近振荡器输出引脚的地方插入一个串联电阻来实现的。为实现适当的阻抗匹配，时钟驱动器的输出阻抗加上串联端接电阻应等于走线阻抗。
- •保证差分输出走线长度尽可能接近相同，并且尽可能靠近。这可增加走线之间的耦合系数，将噪声带入共模，这对差分输入级来说可减少问题的出现。
- • 一种良好的做法是将振荡器连接到公共接地层。
- • 切勿在晶体单元下布置接地 (GND) 图案，这会增加寄生电容。
- • 不要在多层 PCB 的振荡器下运行数字/RF 信号线或电源，因为这会增加噪声。
皮尔斯振荡器布局
以上几点对于微处理器使用的皮尔斯振荡器的应用很重要。下面是使用 4 焊盘晶体的皮尔斯振荡器的电路和典型布局。
 典型的晶体/谐振器皮尔斯振荡器 |
 典型 PCB 晶体皮尔斯振荡器 |
晶体振荡器环路在振荡器频率下具有低输入阻抗，但在共振频率范围之外具有高输入阻抗特性。当在其附近施加电场时，这种高阻抗特性容易受到 EMI 的影响。新技术将振荡器信号电平限制在 <1V，使其更易受到影响。
为了强调保持较低 PCB 杂散电容的重要性，计算中特别强调了 C。晶体的 CL 越低，杂散 PCB 电容对设计的影响就越大。
负载电容 C1/C2 的接地连接应尽可能短，以避免其他电路的接地电流。在处理器上，XTAL IN 和 XTAL OUT 引脚通常是相邻的。寄生电容可能是个问题，因此走线保持尽可能短的同时，应尽可能分开。
- • 看到的典型电容可能是：
- • XTAL IN 对地：1pF
- • XTAL OUT 对地：2pF
- • XTAL IN 至 XTAL OUT：0.5pF
最常见的晶体类型有接缝密封外壳，其中壳盖与接地引脚进行电连接。对于这种类型的封装，建议将引脚接地，以降低壳盖产生 EMI 的可能性。应当注意，接缝密封封装提供更好的性能。另一种密封方法是玻璃密封晶体，由于这一过程，壳盖与接地引脚隔离。对于这种封装，不建议将晶体上的接地引脚接地。
电磁兼容性 (EMC)
电磁兼容性是电气部件、设备和系统在其环境中按设计运行的能力。这是通过限制无意中产生、传播和接收的电磁能量来实现的。这些不必要的噪声源被称为电磁干扰 (EMI)。EMC 的目标是在一个共同的电磁环境中正确运行不同的设备。
接地层
在使用模拟或数字电路以及混合元件时，接地层是有效的。接地连接是根据需要进行的，而不是在整个布局中统一进行。
接地层不是简单地用铜填充所有空隙并将其连接到地面。它的功能是允许回流电流的流动，理想的布局应该尽量减少对它的干扰。因此，使用多层板。整个均匀层可以用于接地，一个用于电源，另一个用于信号。这增强了层间电容的分布。它还具有在高频时电源与地之间阻抗较低的额外优势。
单个孔对接地层没有影响，但大槽有影响。当接地层被其他走线或孔中断时，正常的低电感电流绕过障碍物，电感有效增加。
只有当中断不会穿过高 di/dt 电流的线路时，才可以容忍中断。承载高开关电流或快速逻辑边沿的元件下方的走线会引起感应电容。即使是连接两段接地层的非常窄的走线也比没有好。在高频下，包括数字逻辑边沿转换，电流倾向于沿着磁通最少的路径流动。这意味着接地层回流电流更倾向于集中在其对应的信号走线下。
一些电路板制造商不建议留下大面积的铜，因为这可能会导致电路板翘曲或阻焊层开裂。如果这可能是一个问题，您可以用交叉线图案替换实心接地层，而不会降低其有效性。为了与接地层或电路板表面的任何其它大面积铜层进行焊接连接，应该将焊盘从接地区域“断开”，并用短走线连接。这可以防止接地层在焊接过程中充当散热器，以实现可靠的连接。
电磁干扰
(EMI) 辐射 - EMI
什么是辐射发射（或 EMI）测试？辐射发射测试包括测量产品无意中产生的辐射的电磁场强度。辐射是任何数字电路中开关电压和电流所固有的。这样您就知道辐射水平，然后您可以确定它们是否会影响您的系统或周围系统的性能。
典型辐射故障模式
可引起辐射的设计或机电方式几乎数不清。以下是一些典型 EMI 设计问题的简短列表：
|
|
传导 - EMI
每个电子器件都会产生电磁能量，其中一部分会传导到电源上，并可能耦合到外部电源。
为了限制器件耦合回电源的干扰量；测试实验室可测量这些发射情况。通常，他们对 150 kHz ~ 30 MHz 带宽内的辐射感兴趣。他们检查辐射，并验证它们是否符合规定的限制。
EMI 测试程序和水平由 CISPR：国际无线电干扰特别委员会管理。欲了解更多信息，请访问国际电工委员会的网站。
发射测试
根据 ANSI C63.4，LISN 放在地上，而您的产品放在桌子上（如果设备较大，则放在地上）。LISN 的 RF 端口直接连接到频谱分析仪（或通过瞬态限制器来防止电压尖峰造成的损坏）。
传导发射适用性
传导发射测试通常在连接到交流电源的设备上进行。这与您是否使用预认证的交流-直流电源适配器无关。对于某些标准，对使用直流电源的设备也有限制。
传导发射建议
在不深入了解传导发射合规性电路设计的细节的情况下，有一些简单的方法可以最大限度地降低传导发射测试失败的风险：
- • 请始终使用符合您需要通过的限制的额定电源。
- •如果您的设备是“B 类”设备，请确保使用 B 类适配器。仅通过 A 类限制的适配器不太可能导致系统通过。B 类适配器不能保证 B 类传导发射通过，但肯定会有帮助。
- • 同样，对于更严格的军事、医疗、汽车或航空限制，请始终选择规格符合相关限制的供应商。
- • 至少携带 3 种不同的电源到测试实验室。
- •如果您的设备使用外部交流-直流电源适配器，请携带不同制造商的同等产品，以防万一。如果失败了，您可以换一个，看看其他产品能否通过。
- • 检查您的电源轨是否有纹波。
- •如果您有洁净电源，那么您的 PDN 和去耦也很有可能处于良好状态。如果开关电源出现过多的纹波或尖峰，这种噪声很可能出现在电源的交流侧。
- •如果有必要分离接地层，例如分离模拟接地和数字接地以避免噪声耦合，请务必谨慎，因为分离接地层可能会充当缝隙天线并产生辐射。在这些情况下，仅在一个点连接分离的接地层。公共接地越多，形成的环路就越多，设计辐射出的 EMI 就越多。
- •许多设计都有旁路和去耦电容；可以通过将它们接地来减少回流路径。这减小了接地环路的尺寸，从而降低了辐射。务必不要在电源层和不相关的接地层之间连接旁路电容，否则会导致电容耦合。
参阅相关产品
参阅相关产品
