プログラマブルデバイス

Arrow.comでは、Intel、Lattice Semiconductor、Microchip、Texas Instruments、Cypress Semiconductorなど、業界トップのメーカーによる幅広いプログラム可能なデバイスを取り揃えています。FPGAやCPLDを含む何千ものプログラマブル ロジック デバイス (PLD) から選択し、さまざまな組み込みシステム用のIPコアを見つけます。当社では、組み込みプロトタイピングを迅速に行うための、あらゆる種類のプログラマブル ロジック開発ボードとキットも取り揃えています。プログラム可能なデバイスとは通常、構成可能なロジック回路を組み込んだチップを指します。これらには、フィールド プログラマブル ロジック デバイス (FPGA)、複合プログラマブル ロジック デバイス (CPLD)、プログラマブル ロジック デバイス (PLD、PLA、PAL、GAL) が含まれます。これらとアナログ的に同等の、フィールド プログラマブル アナログ アレイと呼ばれるデバイスもあります。これらのデバイスには、必ずプログラムする方法がいくつかあり、構成データを保存するための内部フラッシュが搭載されている場合があります。このようなプログラミング インターフェイスには、外部の不揮発性メモリへのシリアルおよびパラレル接続、マイクロコントローラへのバス接続、開発時のダウンロードとデバッグのためのコンピュータへの直接JTAG接続などがあります。FPGAには、構成可能なスイッチ アレイによって相互接続された構成可能なロジック ブロックのアレイが含まれています。また、メモリ、デジタル信号処理、メモリ インターフェイス、トランシーバー、クロック モジュールを組み込むこともでき、これらは構成可能で、ロジック ブロックとの間で配線できます。ロジック要素 (ロジック セルまたは複合ロジック ブロックとも呼ばれます) は、さらに大きな構造 (ロジック アレイ ブロック) に配列され、複雑なロジック機能を効率的に実装します。さまざまな電圧やバス標準をサポートするように構成できる、非常に柔軟なI/Oバンクを備えています。ロジックに接続するために、ダイ上で特別なハードワイヤード メモリ コントローラまたはプロセッサが使用できる場合もあります。CPLDとPLDはFPGAのよりシンプルなバージョンであり、通常は電源投入時に自己構成を行うための不揮発性メモリを組み込んでいます。FPGAおよびCPLDの内部ロジックと構成は通常、電源投入時にシリアル シフト レジスタ スタイルのロード プロセスによって実行され、ワイヤ マルチプレクサとロジック接続を設定するための構成レジスタの非表示レイヤーが設定されます。この構成イメージは、ハードウェア記述言語または回路図を解釈する高度なソフトウェア ツールによってコンパイルされます。記述は分析され、最適化され、ネットリストに合成されます。次に、ネット リストは、回路のタイミング要件を満たすように、マッピング、フィッティング、フロア プランニング、および最適化のプロセスで特定のデバイスの物理リソースにターゲットを絞られます。