アルテラのSoCロードマップが効率向上を推進

電子システム設計者は、顧客からの一連の要求に困惑しています。顧客はシステムパフォーマンスの向上を望んでいますが、電力の増加は望んでいません。また、新しい機能や性能も期待していますが、これらの新しい性能が利用可能になるまで長時間待つことは望んでいません。SoC FPGAは、低消費電力や市場投入までの時間の短縮を犠牲にすることなく、パフォーマンスと機能を継続的に改善することで、システム設計者がこの相反する顧客要求を解消するのに役立っています。特に、Altera SoC FPGAファミリ (Cyclone V、Arria V、Arria 10、Stratix 10) は、低コストからハイエンドまで幅広いアプリケーションをカバーします。

下の図1は、AlteraのSoC FPGAが持つ幅広い機能と、各デバイス ファミリの主な機能を示しています。プロセッサ、トランシーバー、DDRメモリ インターフェイス、ロジック要素の数、乗算器の機能は、3つの市場セグメントのそれぞれにおける主要なアプリケーションに合わせて最適化されています。 


 
図1: アルテラのSoC FPGAロードマップは、低コストからハイエンドまで、そしてその間のあらゆるアプリケーションをカバーしています。

SoC FPGAの使用を検討する理由

すでに多数のデバイスの選択肢があるのに、なぜ設計にSoC FPGAを使用することを検討するのか疑問に思うかもしれません。ただし、SoC FPGAが最適となる可能性がある次のような状況を検討してください。

• 回路基板上のFPGAの隣にすでに外部プロセッサが配置されている場合、プロセッサがオンチップに統合されたSoC FPGAの方が優れたソリューションになるでしょうか?

• 同じ回路基板上にDSPとFPGAがある場合、数百の専用乗算器と強化されたプロセッサを備えたSoC FPGAの方が優れたソリューションになるでしょうか?

• ハードウェアでより効率的に実装できるアルゴリズムがある場合、カスタマイズされたハードウェア アクセラレーションを備えたSoC FPGAの方が優れたソリューションになるでしょうか?

• インターフェイスをカスタマイズする必要がある場合、柔軟で高性能なインターフェイスを備えたSoC FPGAが適しているでしょうか?

• メモリ帯域幅が重要な場合、SoC FPGAは非常に高速なオフチップ メモリ インターフェイスを実装でき、数百のオンチップ バッファ メモリを使用することで、オンチップ処理で利用可能なすべてのメモリ帯域幅を最大限に活用できます。 

• 進化する業界標準に取り組んでいる場合、SoC FPGAを使用すると、機器が出荷されインストールされた後でもハードウェアを変更できます。これは理想的なソリューションではないでしょうか。

• パフォーマンス、コスト、電力ポイントが異なるさまざまな製品がある場合、SoC FPGAは、ツール、開発方法、展開および更新方法を変更することなく、低コストから高性能まで幅広い機能を提供します。

Altera SoC FPGA - アプリケーション要件に対応

Altera SoC FPGAは、幅広いターゲット アプリケーションと市場セグメントをカバーします。図1に示す3つの主要セグメントを詳しく見て、それぞれの主な違いを理解しましょう。

低コストSoC FPGA

産業用モーター制御ドライブ、プロトコル ブリッジング、ビデオ コンバータおよびキャプチャ カード、ハンドヘルド デバイスなどの差別化された大量生産アプリケーション向けに、AlteraのCyclone® V SoCは業界で最も低いシステム コストと消費電力を実現します。デバイスには幅広いプログラマブル ロジック密度があり、多くのシステム レベルの機能がシリコンで強化されているため、これらの機能は本質的に低消費電力かつ低コストです。低コストで大量生産のシステム要件に対応するCyclone Vデバイスの主な機能には、次のものがあります。

• シングルまたはデュアルコアARM® Cortex®-A9ハード プロセッサ システム (HPS)
• コスト効率の高いDDR3および低消費電力LPDDR2メモリをサポートする強化されたマルチポート メモリ コントローラ
• QSPI、SD/SDIO/MMC、NAND用の組み込みメモリ インターフェイス
• Ethernet MAC、PCI Express®、USB、UART、SPI、I2C、CAN用のコスト効率の高い低消費電力の組み込み周辺機器

ミッドレンジSoC FPGA

ミッドレンジ アプリケーション向けに、Alteraは2つのSoC FPGAファミリを提供しています。28 nm Arria V SoC FPGAは、最も低い総電力で高いパフォーマンスを提供し、20 nm Arria 10 SoC FPGAは、電力効率を犠牲にすることなくArria Vよりもパフォーマンスが向上します。 

28 nm Arria V

Arria Vファミリは、リモート無線ユニット、10G/40Gライン カード、医療用画像処理、放送スタジオ機器などのミッドレンジ アプリケーションを対象としています。Arria Vデバイスのチップ図を以下の図2に示します。効率的な高速処理を実現するデュアルコアARM® Cortex™-A9プロセッサと専用周辺機器で構成されるハード プロセッサ システム (HPS) が含まれています。柔軟なメモリ インターフェイスは、複雑なオンチップ処理機能をサポートするための重要なオフチップ帯域幅を提供します。高速シリアル インターフェイスは、最大2つの10/00/1000イーサネットMACをサポートします。

 
図2: Arria Vチップ図 - 統合と柔軟性

20 nm Arria 10

Arria 10 SoCファミリは、電力効率や機能を犠牲にすることなくパフォーマンスを向上させます。Arria 10ワイヤレス インフラストラクチャ、コンピューティングおよびストレージ機器、放送スタジオおよび配信、有線100Gアグリゲーションおよびブリッジ、デジタル医療診断機器などのアプリケーションを対象としています。Arria 10は、以前のArria V SoCファミリーと比較して、パフォーマンスと消費電力の面で次の点が改善されています。
• コアあたり最大1.5 GHzのCPU動作でプロセッサ パフォーマンスが87% 向上
• 前世代と比較して60% 向上したパフォーマンス、500 MHzを超えるFPGAロジック コア パフォーマンス (以前のSoCと比較して15% 向上)
• 前世代と比較して4倍のトランシーバー帯域幅 
• 4倍のシステム パフォーマンス (2,400 Mbps DDR4 SDRAM、ハイブリッド メモリ キューブ サポート)
• 1秒あたり1,500ギガを超える浮動小数点演算 (GFLOPS) と、単一デバイスでワットあたり最大50 GFLOPS
• プロセス テクノロジーの改善と革新的な電力削減手法により、消費電力が40% 削減

ハイエンドSoC FPGA

通信、データ センター アグリゲーション、高性能コンピューティング、レーダー処理、ASICプロトタイピングなどのハイエンドの次世代アプリケーション向けに、Altera Stratix® 10 SoCは、パフォーマンス、電力効率、密度、システム統合において画期的な利点を提供します。これらのデバイスは、Intel 14 nm Tri-Gateプロセスで実装され、革新的なHyperFlex™ コア ファブリック アーキテクチャを使用して、前世代の高性能FPGAに比べて2倍のコア パフォーマンス向上と最大70% の消費電力削減を実現します。高性能システム要件に対応するStratix 10デバイスの主な機能には、次のものがあります。

• 最大1.5 GHzの統合型クアッドコア64ビットARM® Cortex®-A53ハード プロセッサ システム
• ヘテロジニアス3Dシステムインパッケージ (SiP) 統合
• パッケージ内に統合されたHBM2 DRAMによる最高のメモリ帯域幅
• 最大550万のロジック エレメント (LE) を備えた最高密度のFPGAファブリック 
• 最大10テラ浮動小数点演算/秒 (TFLOPS) のIEEE 754準拠単精度浮動小数点デジタル信号処理 (DSP) スループット

4つの100Gイーサネット ポートが管理され、500G Interlakenインターフェイスにブリッジされます。10 Gbpsあたり1ワット未満で、最大6億パケット/秒の転送スループットがサポートされます。HyperFlexアーキテクチャは、ルーティング ファブリック内に大量のレジスタ リソースを配置して、ルーティング遅延を大幅に削減します。これにより、512ビット幅のデータ パスを使用して700 MHzを超える動作周波数を実現できます。これは、他の実装の2倍のパフォーマンスです。この高速性と広いデータ パスの組み合わせにより、IPの実装に必要なロジックが最大50% 削減され、システム コストと全体的な電力要件が削減されます。

 
図3: ブリッジングおよび集約アプリケーション

統合ARMプロセッサは、継続的な高パフォーマンスを提供する1MB L2キャッシュを備えたクアッド コア実装です。トラフィックの管理、スケジューラの設定、変化する負荷への適応に最適です。プロセッサは必要に応じて有効化または無効化できるため、全体的なパフォーマンスを犠牲にすることなく平均電力要件を削減できます。

Altera SoC FPGAの活用
これらのデバイス ファミリの機能をすぐに理解するには、開発キットを購入し、ソフトウェアをダウンロードして、いくつかのサンプル デザインを試してみてください。始めるにあたって、Arrowから入手できる推奨キットをいくつか紹介します:

Arria Vの場合は、このキットをお試しください: https://www.arrow.com/en/products/arriavrfdevkit/texas-instruments

キットとサンプル デザインを使用して実際に学習するだけでなく、Alteraオンラインおよびインストラクター主導のトレーニングも検討できます。これらのコースでは、最初のプロジェクトの作成から、プロセッサ ベースのサンプル システムの開発、テスト、デバッグまで、SOC設計のあらゆる側面をカバーします。 

Arrowを活用する

Arrowの性能もぜひ試してください。Arrow SoC Center of Excellenceには、SoC設計のあらゆる側面をサポートするために舞台裏で働くエンジニアのチームが配置されています。デバイスの選択から、IP実装のトレードオフ、開発キットのトリックやテクニックまで、Arrow SoC Center of Excellenceはすべてを実行します。 

結論

システム要件がますます厳しくなるにつれて、Altera SoCが設計の1つに登場する可能性が高くなります。今すぐ始めて、競争相手に先んじましょう。



最新ニュース

申し訳ございませんが、フィルター選択では結果が返されませんでした。

We've updated our privacy policy. Please take a moment to review these changes. By clicking I Agree to Arrow Electronics Terms Of Use  and have read and understand the Privacy Policy and Cookie Policy.

Our website places cookies on your device to improve your experience and to improve our site. Read more about the cookies we use and how to disable them here. Cookies and tracking technologies may be used for marketing purposes.
By clicking “Accept”, you are consenting to placement of cookies on your device and to our use of tracking technologies. Click “Read More” below for more information and instructions on how to disable cookies and tracking technologies. While acceptance of cookies and tracking technologies is voluntary, disabling them may result in the website not working properly, and certain advertisements may be less relevant to you.
We respect your privacy. Read our privacy policy here