FPGA、GPU、ASICシステムの電源管理におけるデバッグ サイクルの回避

FPGA、GPU、またはASIC制御システムの設計に関しては、電力管理やアナログ システムに関連する設計上の課題の数は、デジタル設計に関連する課題と比較するとごくわずかです。しかし、電力システムの設計を「後回し」にしたり、デジタル設計に合わせて進めたりできると考えるのは危険です。

電源設計における一見無害な問題であっても、電源システムのデバッグ サイクルに時間が追加されるとデジタル側のすべての作業が停止する可能性があるため、システムのリリースが大幅に遅れる可能性があります。

詳細についてはホワイトペーパーをダウンロードしてください。

リニアテクノロジーでアプリケーションを強化

関連商品を見る

LTM4677IY#PBF

Analog Devices DC-DCコンバータおよびスイッチングレギュレータモジュール ビュー

最新ニュース

申し訳ございませんが、フィルター選択では結果が返されませんでした。

We've updated our privacy policy. Please take a moment to review these changes. By clicking I Agree to Arrow Electronics Terms Of Use  and have read and understand the Privacy Policy and Cookie Policy.

Our website places cookies on your device to improve your experience and to improve our site. Read more about the cookies we use and how to disable them here. Cookies and tracking technologies may be used for marketing purposes.
By clicking “Accept”, you are consenting to placement of cookies on your device and to our use of tracking technologies. Click “Read More” below for more information and instructions on how to disable cookies and tracking technologies. While acceptance of cookies and tracking technologies is voluntary, disabling them may result in the website not working properly, and certain advertisements may be less relevant to you.
We respect your privacy. Read our privacy policy here