高速データ コンバータは長年にわたり通信アプリケーションで使用されており、携帯電話基地局からケーブル ヘッドエンド機器、レーダー、特殊な通信システムまで、接続された世界の基盤を形成する多くの機器に使用されています。
最近の技術の進歩により、高速データ コンバータのクロック レートはより高い周波数に移行できるようになりました。出力データの実用的な管理と転送を可能にするJESD204B高速シリアル インターフェイスと組み合わせることで、これらの高クロック レート データ コンバータは、RF (無線周波数) データ コンバータと呼ばれる新しいクラスのコンバータを形成します。アナログ無線チェーンによる従来のアップコンバージョンやダウンコンバージョンを行わずに、RF信号を直接合成またはキャプチャする機能を備えています。
関連商品を見る
この記事では、新しいRFデジタル アナログ コンバータ (RF DAC) 製品ファミリであるAD9162およびAD9164と、それらの製品がソフトウェア定義無線 (SDR) の定義を拡大する能力に焦点を当てます。AD9164はRF DACクラスに新たなレベルのパフォーマンスをもたらし、従来の無線設計を前世代のRFクラスまたはIFクラスDACよりも効率的に行うことができます。世界最高のパフォーマンスと豊富な機能セットの組み合わせにより、AD9164は無線のコンテキストをあるシステムから別のシステムに切り替えるための自然な選択肢となり、真のソフトウェア定義無線の実現に一歩近づきます。
関連商品を見る
導入
従来の無線機器では、有線または無線通信リンクの主要な構成要素の一部として、高速データ コンバーターと直交変調器を組み合わせて使用してきました。従来のヘテロダイン、スーパーヘテロダイン、およびダイレクトコンバージョンアーキテクチャでは、送信機と受信機にデータコンバーターが必要であり、デジタル処理から実際のアナログ信号への境界を越え、その逆の変換を行う必要があります。フィルタ技術やパワーアンプ技術とともに、データコンバータ技術の改善が無線設計の進歩のペースを決定します。
ベースバンド高速DACのセットを使用して実装された従来の無線送信機を図1に示します。デジタル ベースバンド データは、2つの同期された高速データ コンバータを介して送信され、同相データはI DACを通過し、直交データはQ DACを通過します。DACの出力は直交変調器に送られます。変調器の種類に応じて、その出力は200 ～ 400 MHzなどの低い中間周波数、500 MHz ～ 1 GHzなどのより高いIF周波数、さらには1 ～ 5 GHzの範囲のRF周波数になります。この図は、最終的な周波数へのその後のアップコンバージョンを示しています。結果として得られた信号はバンドパス フィルターでフィルタリングされ、次にパワー アンプと、たとえばデュプレクサの一部である別のバンドパス フィルターを介して送信されます。 
図 1. 高速データコンバータを使用した従来のスーパーヘテロダイン送信機の図
このようなアーキテクチャで通常送信される瞬間帯域幅は数十から数百MHzであり、主にコンバータ、パワー アンプ、およびフィルタの帯域幅によって制限されます。これは、500 MHz、1 GHz、さらには2 GHzの無線チャネルを必要とする新しいEバンド マイクロ波バックホール無線などの一部のシステムには不十分です。無線インフラストラクチャ基地局に実装されるようなマルチバンド無線が検討されている場合、一部のバンドの組み合わせをカバーするには、500 MHzまたは700 MHz、さらには1 GHzの同様に広い間隔が必要になる場合があります。従来の無線では、各バンドに1つずつ、計2つの無線を実装することでこれに対処します。コストやサイズ、その他の要因を考慮しても、無線を1つの無線チェーンに統合する方が望ましい場合があります。この場合、新しいアプローチが必要になります。
実現技術
高速データコンバータの技術開発の焦点は長い間、一貫した性能指数を維持しながらデータ変換速度を向上させることにありました。性能指標には、ノイズ スペクトル密度 (NSD) やスプリアスフリー ダイナミック レンジ (SFDR) などの項目が含まれます。相互変調歪み (IMD) も、シングルトーン信号だけでなく、GSM、3G (WCDMA)、4G (OFDM) などの一般的な無線通信システムや、256-QAMが使用されるケーブル アプリケーションなどの変調信号でも重要です。
データ変換速度が速いほど、無線設計者にいくつかの利点がもたらされます。まず、信号のイメージがより高い周波数に押し上げられるため、アナログ再構成フィルタの設計がよりシンプルで実現しやすくなります。さらに、更新レートが高くなると、第1ナイキスト領域が広くなり、コンバーターがより高い出力周波数を直接合成できるようになります。直接合成された信号が十分に高い場合、アナログ周波数変換、つまりアップコンバージョンのステージ全体を無線から削除できるため、周波数計画が簡素化され、消費電力と無線のサイズが削減されます。更新レートが高くなると、データ コンバータの量子化ノイズを拡散するために使用できる帯域幅の量も増加し、送信機のノイズ スペクトル密度に「処理ゲイン」が与えられます。
CMOSプロセス技術が進歩するにつれて、データ コンバータに信号処理を追加することが一般的になりました。DACに追加されたNCOと補間器の機能セットにより、FPGAまたはASICはこれらの機能を実装するための負担と電力消費から解放され、DACは通常よりも低いデータ転送速度で動作できるようになります。データ レートが低いと、システム全体の電力消費が削減され、場合によっては、ファブリック速度が最大300 MHz ～ 400 MHzになるデジタル チップがコンバーターと同期できるようになります。NCOをオンチップに搭載することで、無線機における最初の周波数変換をデジタル領域で実行できるようになります。そのため、今日の無線機では、データ コンバーターのNCOと補間器によって数百MHzの中間周波数が実現されるのが一般的です。
信号処理RF DAC
RFデータ コンバーターで変更されたのは、RFコンバーターが動作できる最終的な更新レートと、それらの速度にも対応できる信号処理の追加です。この強力な機能セットと速度の組み合わせにより、無線アーキテクチャ設計に劇的な変化をもたらし、再構成可能なソフトウェア定義無線の新たな可能性を切り開きます。 
図 2. AD9162およびAD9164 RF DACファミリーのブロック図
その良い例としては、RF DACのAD9162およびAD9164シリーズが挙げられます。AD9162とAD9164のブロック図を図2に示します。AD9162は、1倍バイパス モードから最大24倍の補間まで、複数の補間オプションを備えた16ビット、6 GSPS RF DACです。インターポレータは、従来の80% 帯域幅、またはわずかに高い電力でより瞬間的な信号帯域幅を実現するより広い90% 帯域幅で動作します。データパスには、図2のNCOの前の「HB 2x」ブロックとして示されている最終ハーフバンド補間器FIR85もあり、DAC更新レートを最大12 GSPSまで実質的に2倍にし、イメージをさらに遠くに移動し、フィルタリング要件を緩和します。オプションのFIR85の後には、FIR85が有効な場合に6 GSPS更新レートまたは12 GSPS更新レートで動作する48ビットの数値制御発振器 (NCO) が続きます。NCOの後には、DACコアへの入力を事前に強調することでDACのsinx/xロールオフを補正するx/sinx補正フィルタが続きます。
DACコアは、アナログ・デバイセズの特許取得済みQuad Switchアーキテクチャ[i] に基づいて設計されており、優れたスプリアスフリー・ダイナミック・レンジ (SFDR) とノイズ・スペクトル密度 (NSD) を提供し、業界最高のダイナミック・レンジを実現します。また、Quad Switchによって可能になる、非ゼロ復帰 (NRZ) モード、ゼロ復帰 (RZ) モード、およびミックス・モードといった、おなじみのDACデコーダー・オプションも提供されます™。FIR85は、DACデコーダーに2xNRZモードと呼ばれる新しい機能を追加します。これについては後で詳しく説明します。
AD9164はAD9162の基本機能を備えており、高速周波数ホッピング (FFH) NCOエンジンの形で直接デジタル合成 (DDS) 機能が追加されています。FFH NCOには、高速テスト機器、局部発振器の置き換え、安全な無線通信、レーダー励振器などの市場にとって非常に魅力的な独自の機能がいくつかあります。FFH NCOエンジンは、それぞれ独自の位相アキュムレータを備えた32個の32ビットNCOと、高速周波数ホッピングを可能にする選択ブロックで実装されています。
AD9162には、特定の市場向けの2つの派生製品があります。AD9161は、最小2倍の補間機能を備えた11ビット、6 GSPS RF DACです。AD9161のSFDRとNSDは、ケーブル ヘッドエンドおよびリモートPHYアプリケーションに適しており、DOCSIS 3.0仕様に準拠しています。信号帯域幅とダイナミック レンジが縮小されたため、AD9161の輸出ライセンスの要件がなくなります。AD9163は、最小6倍の補間機能を備え、主力製品AD9162の完全なダイナミック レンジを保持する16ビット、6 GSPS RF DACです。デバイスのフルダイナミックレンジと1 GHzの広い瞬時帯域幅、およびフルレンジNCOにより、このデバイスはシングルバンドまたはデュアルバンドの無線インフラストラクチャ基地局、および従来のバンドのポイントツーポイントマイクロ波システムに適しているだけでなく、輸出ライセンスが不要という利点もあります。表1に、製品ファミリと主な機能をまとめます。
関連商品を見る
表 1. 6GSPS RF DACのAD9162およびAD9164ファミリの機能とターゲット市場の概要。
デジタルデータパスのハイライト
データは、8レーン、12.5 GBPS JESD204Bインターフェースを介してAD9162およびAD9164に渡されます。この高速シリアル インターフェイスは、デジタル ベースバンド デバイスをDACに接続するために必要なワイヤの数を減らすことで、ボード レイアウトの複雑さを簡素化します。インターフェースの詳細な操作ガイドはデータシートに記載されており、JESD204Bインターフェースの包括的なガイドはAnalog DevicesのWebサイトに記載されています。
AD9162およびAD9164データパスの最初のインターポレータは、2倍のハーフバンド フィルタまたは3倍のサードバンド フィルタのいずれかです。どちらのフィルターも、80% または90% の信号帯域幅を選択できます。両方のフィルタとも、ストップ バンド除去は85 dB以上です。90% フィルターは、カットオフ特性がより鋭く、タップ数が多いため、より高い電力で動作します。残りの2倍のハーフバンド フィルターはすべて、最初の補間器のいずれかに対応するために90% の帯域幅で動作します。FIR85も90% の帯域幅で動作します。後続のフィルタはすべて補間ラインのさらに下にあるため、ほとんど気づかれないほどの電力増加で90% の帯域幅で動作できます。
有効にすると2xNRZモードを実装するFIR85は、他の補間フィルタとは異なる方法で実装されます。DACのクアッドスイッチアーキテクチャを活用し、立ち上がりエッジを利用して そして DACクロックの立ち下がりエッジを使用してデータをサンプリングします。このサンプリング方法では、クロックの各エッジで新しいデータをサンプリングするため、DACのサンプル レートが最大12 GSPSまで倍増します。これにより、信号のイメージが2xfに押し上げられます。 DAC - ふ外 fからDAC - ふ外より実現可能なアナログ フィルターを使用して画像をフィルター処理することが容易になります。このサンプリングおよび補間方法により、DAC出力はクロック バランスに対してより敏感になりますが、DACクロック入力を調整してパフォーマンスを向上させることができます。これらの調整は、シリアル ペリフェラル インターフェイス (SPI) を介してレジスタをプログラミングすることによって行われます。詳細はデータシートに記載されています。
48ビットNCOは、入力データ信号のイメージフリー周波数シフトまたは単一トーンの直接デジタル合成を可能にする完全直交NCOです。NCOには、位相連続または位相不連続周波数切り替えの2つの動作モードを選択できます。位相連続スイッチングでは、周波数チューニングワード (FTW) は更新されますが、位相アキュムレータはリセットされないため、周波数の位相が連続的に変化します。位相不連続モードでは、FTWが更新されると位相アキュムレータがリセットされます。シリアル ペリフェラル インターフェイス (SPI) は100 MHzが保証されており、FTWの高速更新を可能にします。
AD9164は、NCOに重要な機能である高速周波数ホッピングNCO (FFH NCO) を追加します。FFH NCOは、それぞれ独自の位相アキュムレータを備えた31個の32ビットNCOを追加して実装されます。各NCOには独自のFTWがあるため、デバイスには合計32個のNCO FTWをプログラムできます。FTW選択レジスタが提供されているため、単一のSPIレジスタ バイト書き込みで32ビットの精度で新しい周波数へのホップを実行できます。100 MHz SPIでは、単一バイト書き込みで240 ns以内に新しいFTWを選択できることになります。
FFH NCOには、計測機器や軍事用途に適した追加の位相コヒーレント周波数ホッピング モードがあります。位相コヒーレント周波数ホッピングは、テスト アプリケーションや、後で使用するために励起信号の位相を追跡する必要があるレーダー アプリケーションにとって重要です。位相コヒーレント周波数ホッピングにより、元の周波数の位相累積を追跡することなく、ある周波数から別の周波数に変更し、再び元の周波数に戻すことができます。言い換えれば、ある周波数から別の周波数へ、そしてまたその逆へ変更することが可能となり、 登場 周波数がまったく変更されていないかのように。
アプリケーションと測定されたパフォーマンス
AD9162とAD9164の信号処理機能と高サンプル レートにより、図1の無線アーキテクチャを簡素化できます。更新された図を図3に示します。RFデータ コンバータは、必要な出力周波数で信号を直接合成できるため、直交変調器やアップコンバーティング ミキサーは不要になります。信号はデジタル プロセッサで作成され、RFデータ コンバータからそのまま再生されます。したがって、送信機を実装するために必要なハードウェアの量が大幅に削減されます。さらに、変調器がRFデータ コンバーター内にデジタル的に実装されているため、LOリークや不要なイメージを抑制するために直交変調器へのLOおよびDAC入力を較正する必要がなく、無線の実装が簡単になります。
形 3. RFデータコンバータを実装した無線送信機アーキテクチャ
データ コンバータのイメージをフィルタリングするためのアナログ ローパス フィルタのみを備えたこのタイプのアーキテクチャは、再構成可能な無線またはソフトウェア定義の無線の可能性を切り開きます。同じデジタル部品、RFデータ コンバータ、再構成ローパス フィルタを使用し、パワー アンプとバンドパス フィルタを変更するだけで、さまざまな無線を実装できます。図4は、1800 MHzで5つの5 MHz WCDMAキャリアと2100 MHzで3つの5 MHz WCDMAキャリアの無線基地局デュアル バンド送信機出力の例を示しています。図5は、DOCSIS 3.1の50 MHz ～ 1.2 GHzスペクトルで194の6 MHz幅256 QAMキャリアの準拠ケーブル ヘッドエンド送信機出力の例を示しています。図6は、レジスタ プログラミング (1バイト書き込み) が240 ns、ホップ時間が20 nsである、260 nsの高速周波数ホッピングの滞留時間の例を示しています。図7は、4 GHzのオーブン付き水晶発振器で動作し、3.9 GHzの正弦波を合成した場合、10 kHzオフセットで -125 dBc/Hzを超える優れた位相ノイズ性能を示すAD9164を示しています。
図 4. 1.8 GHz帯と2.1 GHz帯のデュアルバンドWCDMA信号
図 5. DOCSIS 3.1周波数帯域（50 MHz～1.2 GHz）の194個の6 MHz 256-QAM信号。
図 6. AD9164の高速周波数ホッピング性能 - ホップあたりの滞留時間260 ns。
図 7. AD9164の総合位相ノイズ性能。DACクロック信号ソース: 600 kHzオフセットまでは4 GHzオーブン水晶発振器、600 kHzオフセット以上では信号発生器。
結論
RFデータ コンバーターは、無線信号チェーンから多くのコンポーネントを排除することで、無線アーキテクチャ設計を簡素化し、サイズを縮小できます。AD9162とAD9164は、魅力的な機能セットと優れたRFパフォーマンスをRFデータ コンバータに統合し、幅広い無線送信アプリケーションに対応できるようにすることで、真のソフトウェア定義無線の実現がこれまでになく近づいていることを示しています。
[i] 米国特許番号 #6,842,132および #7,796,971