Silicon Labsのこのホワイト ペーパーで紹介されているガイドラインに従うことで、今後の設計に適したクロックまたは発振器の選択が大幅に簡素化されます。
ネットワーク、データ センター、ワイヤレス インフラストラクチャ、ブロードキャスト ビデオ、テストと測定、産業オートメーションなどの高性能アプリケーションのハードウェア設計は、開発者が高速シリアル データ伝送を組み込みながら、増加する標準、プロトコル、仕様をサポートする必要性に取り組むにつれて、ますます複雑になっています。この課題はタイミング コンポーネントの選択にも同様に影響します。クロック ジッタは、高速シリアル データ伝送アプリケーションのビット エラー率や、データ コンバータ アプリケーションの信号対雑音比と有効ビット数に悪影響を及ぼす可能性があるためです。タイミングの重要性を考慮して、一部のハードウェア開発者やアーキテクトは、後まで待つのではなく、設計プロセスの初期段階でクロックの決定を行っています。
Silicon Labs は、顧客独自のタイミング要件を満たす幅広いジッタ減衰クロック、クロック ジェネレーター、クロック バッファ、XO、VCXOを提供しています。このホワイト ペーパーで紹介されているガイドラインに従うことで、今後の設計に適したクロックまたは発振器の選択が大幅に簡素化されます。