高速インターフェースを保護し、信号の影響を最小限に抑える

ギガビット イーサネット、10ギガビット イーサネット、 HDMI、DisplayPort、 USB 3.x、Thunderboltなどのインターフェイスは、多くの種類のデバイスで一般的になりつつあり、10 Gbps以上のビットレートで動作できます。これらのインターフェースの速度が継続的に向上するにつれて、適切な動作を保証する設計パラメータはますます厳しくなってきています。推奨される設計手法からわずかに逸脱しただけでも、信号の整合性に重大な影響を及ぼし、パフォーマンスの問題が発生する可能性があります。 

関連商品を見る

これらのインターフェースはすべて、数百メガヘルツから数ギガヘルツの範囲の周波数で動作します。これらの速度での信号の完全性を確保し、EMIと耐性の問題を最小限に抑えるために、ほとんどの高速インターフェースでは差動信号と低減されたスイッチング電圧が使用されています。差動信号方式は、固有のノイズキャンセルと耐性の利点を提供し、スイッチング電圧の低減により、インターフェースとシステム電源バスでのノイズを最小限に抑えることができます。ただし、これらの機能は万能薬ではありません。レイアウトとコンポーネントの選択によって、その有効性が大きく左右される可能性があります。適切に設計されていない場合、スイッチング電圧が低下すると、結合されたRFエネルギーがインターフェースのノイズ マージンに簡単に影響するため、ノイズ耐性に関する固有の問題も発生します。 

これらの理由から、良好な信号整合性、適切なインターフェース動作、および長いインターフェース ケーブルの適切なサポートを実現するには、回路実装に細心の注意を払うことが重要です。これは、インターフェース上で一時保護を選択して実装する場合に特に当てはまります。最も重要な考慮事項は、差動ペアが対称であり、よく一致している必要があるということです。ただし、この目標を実現するには、多くの詳細に注意を払う必要があります。適切なトレース長のマッチングとインピーダンス制御を実現するのは簡単そうに思えるかもしれませんが、コネクタ、保護デバイス、EMI制御デバイス、およびその他のインライン コンポーネントの現実により、信号パスが最適なルーティングから逸脱する領域や、コンポーネントが伝送ライン上の信号に直接影響を与える領域が発生します。スタブや伝送ラインのインピーダンスの変化により反射が発生し、マルチGHzシステムではリンギングやその他の信号波形の劣化が発生する可能性があります。マルチGHzシステムでは、1/4波長のスタブは比較的簡単に作成でき、効果的なグランドへの短絡として機能するため、スタブへの注意が非常に重要です。トレース長が一致しない場合、タイミング エラーによりジッタや無効なデータが発生する可能性があります。コモンモードチョークなどの直列インピーダンスの発生源は、信号のエッジレートと振幅を低下させる可能性があり、過渡電圧サプレッサ (TVS) からの容量性負荷は、信号のエッジレートをさらに低下させる可能性があります。これらの条件のいずれかまたはすべてが、波形の劣化を引き起こし、インターフェースの適切な動作を妨げる可能性があります。 

関連商品を見る

上記の懸念事項に加えて、高速差動信号に過渡保護を追加する場合、過渡イベントの予測不可能な性質に注意を払うことが重要になります。過渡イベントは伝送線路ペアの共通モードまたは差動モードのスパイクとして現れる可能性があるため、対称性とマッチングが重要な設計手法になります。対称性とは、トレース長、隣接するグランド構造、およびコンポーネントの配置に関して、差動ペアのルーティングが同一（または可能な限り同一に近い）であることを保証することです。過渡イベントの差動結合を最小限に抑えるには、伝送ライン ペアの長さを一致させ、密接に結合し、両側にグランド アイランドまたはトレースを配置して、トレースの長さに沿って一定のインピーダンスを確保する必要があります。また、負荷やインピーダンスの変化による信号劣化が一致し、信号が差動的に一致しない長さがほとんどないようにするために、コンポーネントはトレースの長さに沿って同等の場所にマウントする必要があります。個別の過渡抑制器を使用する場合は、図の右側の回路図を反映して、インターフェイスの横にあるTVSデバイスの列にスタブを配線するのではなく、図1の左側に示すように配置する必要があります。スタブは、反射や追加のトレースインピーダンスなど、TVSデバイスの有効性を低下させるさまざまな問題を引き起こします。スタブの長さが等しくない場合、これらの影響は差動ペアの個別のライン上で異なって現れるため拡大され、適切なTVS操作の後でも、ライン上に損傷を与える可能性のある差動スパイクが残る可能性があります。

図1&2: 個々のTVSデバイスの実装

新しいマルチラインTVSデバイスは、高速インターフェースの差動ペア専用に設計されています。これらはトレースの上に配置され、高速信号ペアで非常によく一致したパフォーマンスと比類のない対称性を提供します。これらのデバイスの使用を強くお勧めします。

図3: インラインTVS保護デバイス

マッチングとは、保護が同時に同等に作動することを保証する設計手法のことであり、これにより、インターフェース内のすべてのラインに同等の保護が提供され、差動スパイクが防止されます。基本的なマッチングの実践には、コンポーネントが同じ値であり、すべての信号ペアのライン上の同等の場所に挿入されていることを確認すること、および個々のコンポーネントの許容値を評価し、通常のパフォーマンスの変動にわたって適切な保護を確保することが含まれます。 

最終的な考慮事項には、適切なTVSの選択、TVSデバイスが物理コネクタと絶縁コンポーネントの間に配置されていることの確認、および回路のこれらの領域間の全体的な距離を可能な限り短く保つことが含まれます。すべてのTVSデバイスは、保護する信号に何らかの容量性負荷を及ぼすため、信号の劣化を防ぐためにインターフェイスに適したものを選択することが重要です。SuperSpeed USB 3.1、PCIe、Thunderbolt 2などの今日の最高速度10 Gbpsインターフェースでは、信号への影響を最小限に抑えるために0.3 - 0.4 pF未満の静電容量が必要ですが、USB 2.0 (480 Mbps) などの低速のレガシー インターフェースでは、1.5 pFほどの静電容量で動作できます。

適切なコンポーネントを選択し、回路設計プロセス中に対称性とマッチングに注意を払うことで、今日の最高の転送速度をサポートすると同時に、これらのインターフェースに最大の脅威となるESDやその他の過渡現象に対して高い耐性を示す堅牢なデバイスを作成できます。