LTC6268およびLTC6269は、入力バイアス電流が極めて低く、入力容量も低いシングル/デュアル500MHz FET入力オペアンプです。また、入力換算電流ノイズと電圧ノイズが低いため、高速トランスインピーダンス アンプ、CCD出力バッファ、高インピーダンス センサー アンプに最適です。LTC6268/LTC6269は歪みが低いため、SAR ADCを駆動するための理想的なアンプです。
トランスインピーダンスアンプのノイズ
幅広いアプリケーションでLTC6268のノイズを最小限に抑えるために、入力換算電圧ノイズ (eN)、入力換算電流ノイズ (iN)、および入力容量CINが慎重に考慮されています。
図1に示すようなトランスインピーダンス アンプ (TIA) アプリケーションの場合、これら3つのオペアンプ パラメータすべてとフィードバック抵抗RFの値がさまざまな方法でノイズ動作に影響し、外部コンポーネントとトレースがCINに追加されます。
各パラメータの影響を個別に理解することが重要です。入力換算電圧ノイズ (eN) は、低周波数で支配的なフリッカー ノイズ (または1/fノイズ) と、高周波数で支配的な熱ノイズで構成されます。LTC6268の場合、1/fコーナー、つまり1/fと熱ノイズ間の遷移は80kHzです。マイナス入力での入力換算ノイズ電流に対するiNとRFの寄与は比較的単純ですが、eNの寄与はノイズ ゲインによって増幅されます。ゲイン抵抗がないため、ノイズ ゲインはフィードバック抵抗 (RF) とCINのインピーダンスを組み合わせて (1 + 2π RF • CIN • Freq) として計算され、周波数とともに増加します。すべての寄与は閉ループ帯域幅によって制限されます。等価入力電流ノイズは図2 ～ 5に示されています。ここで、eNは入力換算電圧ノイズ (eN) からの寄与を表し、iNは入力換算電流ノイズ (iN) からの寄与を表し、RFはフィードバック抵抗 (RF) からの寄与を表します。各図には、TIAゲイン (RF) と入力時の容量 (CIN) も示されています。高周波数の図2と3、および4と5を比較すると、CINが高い場合 (5pF) は前述の増幅によりeNが支配的になり、CINが低い場合 (1pF) はiNが支配的になります。
より低い周波数では、10kと100kではRFの寄与が支配的になります。広帯域eNは4.3nV/√Hzであるため (一般的なパフォーマンス特性を参照)、次の式に示すように、RFが1.16kΩ 未満の場合、低周波数ではRFの寄与は小さくなります。
TIAアプリケーションの帯域幅の最適化
反転入力ノードの静電容量を放置すると、アンプの安定性に問題が生じる可能性があります。オペアンプの周囲のフィードバックが抵抗性 (RF) の場合、RF ||CINで極が作成されます。この極は過度の位相シフトと場合によっては振動を引き起こす可能性があります。図1を参照すると、出力での応答は次のようになります。
ここで、RFはTIAのDCゲイン、ω は閉ループの固有周波数であり、次のように表されます。
ζはループの減衰係数であり、次のように表される。
ここで、CINはオペアンプの反転入力ノードの合計容量、GBWはオペアンプのゲイン帯域幅です。CFに関係なくシステムが安定する領域は2つあります。最初の領域は、RFが1/(4π∙CIN∙GBW) 未満のときです。この領域では、フィードバック抵抗とCINによって生成される極は高周波であり、安定性の問題は発生しません。2番目の領域は次のとおりです。
ここで、AOはオペアンプのDCオープン ループ ゲインであり、RF CINによって形成される極が支配的な極です。
これら2つの領域間のRFについては、RFと並列に接続された小さなコンデンサCFによって、ループを安定させるのに十分な減衰を導入できます。CIN >> CFと仮定すると、CFについては以下の条件を満たす必要がある。
上記の条件は、GBWが高くなるとフィードバック容量CFが低くなり、ループ帯域幅が広くなることを意味します。表1は、RFが10kΩ と100kΩ、CINが1pFと5pFの場合の最適なCFを示しています。
高ゲインTIAによる高帯域幅の実現
TIA回路から最良の結果を得るには、適切なレイアウト手法が不可欠です。次の2つの例は、499kΩ TIAのLTC6268からの大幅に異なる結果を示しています。(図6を参照) 最初の例は、基本的な回路レイアウトに0603抵抗器を使用したものです。シンプルなレイアウトでは、フィードバック容量を減らすために多大な労力を費やすことなく、達成される帯域幅は約2.5MHzです。この場合、TIAの帯域幅はLTC6268のGBWによって制限されるのではなく、フィードバック容量がTIAの実際のフィードバック インピーダンス (TIAゲイン自体) を低下させるという事実によって制限されます。基本的に、これは抵抗器の帯域幅制限です。499kΩ のインピーダンスは、高周波では自身の寄生容量によって低下します。2.5MHzの帯域幅と499kΩの低周波ゲインから、総フィードバック容量はC = 1/(2π • 2.5MHz • 499kΩ) = 0.13pFと推定できます。これはかなり低いですが、さらに下げることもできます。
フィードバック容量を減らすための追加のレイアウト手法を使用すると、帯域幅を増やすことができます。499kΩ 抵抗の有効な「帯域幅」が増加していることに注意してください。静電容量を減らす主な方法の1つは、プレート間の距離を広げることです。この場合、プレートとはコンポーネント抵抗器の2つのエンドキャップのことです。そのため、より長い抵抗器を使用することが目的にかなうでしょう。0805は0603よりも長いですが、エンドキャップの面積も大きいため、静電容量がさらに増加します。ただし、エンドキャップ間の距離を広げることだけが静電容量を減らす唯一の方法ではなく、抵抗器のエンドキャップ間の余分な距離により、フィードバック静電容量を減らす別の手法を簡単に適用することもできます。プレート間の静電容量を減らす非常に強力な方法は、静電容量を生じさせるEフィールド パスをシールドすることです。この特定のケースでは、TIA出力端の近くの抵抗パッドの間に短いグランド トレースを配置する方法が使用されます。
このようなグランド トレースは、出力フィールドが抵抗器の加算ノード端に到達するのを防ぎ、代わりにフィールドをグランドに効果的にシャントします。トレースを出力端に近づけると、出力負荷容量がわずかに増加します。図による表現については図8を参照してください。
図9は、フィードバック抵抗周辺の低容量方法に注意するだけで、帯域幅が劇的に増加することを示しています。帯域幅は2.5MHzから11.2MHzに4倍以上増加しました。実装された方法は2つあります。
1.) パッドのサイズを最小限にする。ボードアセンブラに最小許容パッドサイズを確認するか、他の方法でこの抵抗器を組み立ててください。
2.) 出力側近くのフィードバック抵抗器の下のグランド トレースを使用してフィードバック容量をシールドします。
関連商品を見る
関連商品を見る
関連商品を見る
関連商品を見る
