Transceptores

Los transceptores son circuitos integrados para fines especializados que permiten que un sistema de microprocesador se comunique mediante un estándar de interfaz a través de una amplia variedad de protocolos distintos. Dichos protocolos incluyen interfaces de red en serie como Ethernet, bus CAN y anillo con paso de testigo. También pueden incluir interfaces periféricas como RS232, USB y Firewire. Las interfaces modernas en serie de alta velocidad como SATA, PCIe, HDMI, Thunderbolt y SDI tienen un circuito analógico y de reloj especial para alojar la tasa de bits extremadamente alta y las longitudes de cables extensos. Los transceptores también pueden incorporarse en microprocesadores y FPGA para interconectar dispositivos a bordo o a través de sistemas backplanes.
 Los transceptores Ethernet también se denominan Ethernet PHY. Esto se relaciona con la capa física del modelo de siete capas de interconexión de sistemas abiertos (OSI). La capa PHY (física) incorpora conversiones de control, sincronización, modulación, acondicionamiento de señal e interfaz que permiten la interconexión de nodos en el cable Ethernet. Esto incluye cable y fibra, pero existen variaciones para crear redes similares a través del medio inalámbrico.
Los transceptores realizan conversiones de señales físicas a partir de la lógica estándar o las interfaces LVDS a oscilaciones de tensión mayores (por ejemplo, RS232), transferencia diferencial de baja tensión (USB) u otras formas como lógica de modo de corriente diferencial (CML). Los medios físicos pueden introducir amplitud o distorsiones de fase debido a cargas y descargas de alta frecuencia, pérdidas u otros efectos de filtrado. Estos pueden adaptarse mediante la distorsión previa de señales en el transmisor y ecualización en el receptor.
Los transceptores en serie de alta velocidad incorporarán bucles de enganche de fase (PLL), osciladores controlados por tensión (VCO) y algoritmos de palabra de sincronización que recuperan y reconstruyen un reloj de datos (reclocking). La codificación especial de bits se puede utilizar para garantizar suficientes diseños de bordes para la recuperación del reloj, a la vez que limita o elimina cualquier desplazamiento CC que dependa de patrones y que pueda resultar en transferencia de datos (por ejemplo, Manchester Encoding).
Los estándares de bus modernos utilizan canales en serie en paralelo a la transferencia de datos denominados carriles o canales. La multiplexación y desmultiplexación lógicas de alta velocidad adoptan palabras paralelas y las fragmentan en flujos de datos serializados (serializadores y deserializadores). Los transceptores suelen representarse como una colección de subsistemas. El módulo de conexión de medio físico (PMA) maneja la interfaz analógica. La subcapa de codificación física (PCS) es el subsistema de codificación, aleatorización de datos, alineación, serialización y deserialización. Una unidad de administración del reloj (CMU) contiene un bloqueo de recuperación de reloj y datos, PLL y VCO. La vibración se soluciona mediante el uso de FIFO como búferes de vibración y se incorporan circuitos adicionales para administrar carriles en conexiones de interfaz multitransceptor.