Émetteur-récepteur

Les émetteurs-récepteurs sont des circuits intégrés à fonction spéciale. Ils permettent à un système à microprocesseur de communiquer via une norme d'interface et un large choix de protocoles. Ces protocoles incluent les interfaces de réseaux en série telles qu'Ethernet, le bus CAN et le jeton circulant. Ils peuvent également intégrer des interfaces périphériques telles que RS232, USB et Firewire. Les interfaces série actuelles à haut débit, telles que SATA, PCIe, HDMI, Thunderbolt et SDI, sont dotées de circuits d'horloge et analogiques spéciaux adaptés aux débits extrêmement élevés et aux câbles longs. Les émetteurs-récepteurs peuvent également être intégrés à des microprocesseurs et des FPGA pour l'interface avec d'autres dispositifs sur carte ou via des faces arrière de système.
 Les émetteurs-récepteurs Ethernet sont également appelés PHY Ethernet. Leur nom se rapporte à la couche physique du modèle d'interconnexion de systèmes ouverts (OSI), un modèle à sept couches. La couche PHY (physique) intègre le contrôle, la temporisation, la modulation, le conditionnement des signaux et les conversions d'interfaces qui permettent l'interconnexion des nœuds sur le câble Ethernet. Ceci inclut le câble et la fibre. Toutefois, certaines variantes existent avec la création de réseaux similaires sur un système sans fil.
Les émetteurs-récepteurs effectuent des conversions de signaux physiques depuis les interfaces LVDS (signaux différentiels à basse tension) ou logiques standard vers des écarts de tension plus élevée (par exemple, RS232), un transfert de différentiel basse tension (USB) ou d'autres formes comme la logique du mode différentiel (CML). Les supports physiques peuvent provoquer des distorsions de phase et d'amplitude en raison de l'atténuation des hautes fréquences, des pertes et autres effets de filtrage. Ceci peut être compensé par la pré-distorsion des signaux au niveau de l'émetteur et de l'égalisation au niveau du récepteur.
Les émetteurs-récepteurs série à haute vitesse intègrent des boucles à verrouillage de phase (PLL), des oscillateurs commandés en tension (VCO) et des algorithmes de synchronisation des mots qui récupèrent et reconstituent la cadence des données (reclocking). Le codage spécial des bits peut être utilisé pour garantir des transitions suffisantes des bords pour la récupération de l'horloge, tout en limitant ou en éliminant les décalages CC dépendants des modèles qui peuvent survenir lors du transfert des données (par exemple, codage Manchester).
Les normes de bus actuelles utilisent les canaux en série parallèlement au transfert de données, ce que l'on appelle les canaux ou les couloirs. Les multiplexeurs/démultiplexeurs logiques à haute vitesse prennent des mots parallèles et les découpent en flux de données sérialisés (sérialiseurs et désérialiseurs). L'émetteur-récepteur est souvent représenté comme un ensemble de sous-systèmes. Le module PMA (physical medium attachment) gère l'interface analogique. La sous-couche de codage physique (PCS) correspond au sous-système de codage, d'embrouillage des données, d'alignement, de sérialisation et de désérialisation. Une unité de gestion de l'horloge (CMU) contient un bloc de récupération de données et d'horloge, une boucle à verrouillage de phase (PLL) et un oscillateur commandé en tension (VCO). La gigue est résolue grâce à l'utilisation de FIFO : des tampons de gigue et des circuits additionnels sont intégrés pour gérer les couloirs dans les connexions d'interfaces à plusieurs émetteurs-récepteurs.