方法を学ぶ モシス MoSys, Inc. の製品定義およびアプリケーション担当ディレクターのMark Baumannによるこの記事では、Quad Partition Rate (QPR) デバイスが、PCBレイアウトと、現在のQuad Data Rate (QDR) デバイスよりも低レイテンシのSerDesプロトコルにより、密度と帯域幅の向上を実現している点について説明します。
現在市場で最も人気のある静的デバイスは、QDRまたはQuad Data Rateデバイスです。これは、密度が144Mb (オプションで288Mbも) で、シングルエンドのHSTLバス ラインとして動作する個別の入力バス構造と出力バス構造を使用するSRAMです。
QDRデバイスの開発者や製造業者にとって、ほとんどのベンダーが求める帯域幅とスループットを実現するには、別々の読み取りバス構造と書き込みバス構造を使用する必要がありました。2つのバスを実装するには、デバイスごとに100を超える信号ピンが必要です。これにより、非常に困難な作業が生まれます。QDRデバイスのユーザーは、約1GHzでのシングルエンド信号の信号整合性だけでなく、トレースのマッチングとルーティングを維持する必要があります。たった144 MBのストレージですべて完了します。
MoSysは、QDRデバイスの複雑さを検討した後、まったく異なるアプローチを採用しました。当初の目標は次の通りでした。
- • SRAMデバイスよりもはるかに大きな密度
- • 信号ルーティングの改善
- • 信号整合性の問題の改善
- • QDRデバイスで達成可能な帯域幅を満たすか、それ以上の帯域幅を実現します
この取り組みから、MoSysはQPR (Quad Partition Rate) デバイスを開発しました。その特徴は次のとおりです。
- • QDRの4倍から8倍の密度
- • 帯域幅の最低2倍
- • レイアウトを容易にするためにSerDes I/Oを使用 (32ピン)
- • SerDesオーバーヘッドの問題に対処するための低遅延SerDesプロトコル
現在入手可能なMoSys QPRデバイスを考慮すると、MSQ220は576Mb (または144Mb QDRデバイスの4倍)、MSQ 230デバイスは1.1Gb (または144Mb QDRデバイスの8倍) です。これは、QPRデバイスの開発における最初の目的に直接対応します。
2番目の機能である、現在のQDRデバイスの帯域幅の最低2倍を達成することも実現されました。現在、QRDデバイスは1秒あたり約20億のトランザクションを実現しています。MSQ220は1秒あたり約40億トランザクションを達成し、MSQ230は1秒あたり約50億トランザクションを達成します。
3番目の目的は、メモリと通信するホスト デバイスのピンの負担を軽減し、PCB設計の配線に関する懸念を軽減することでした。これは、高速シングルエンド、トレース長が一致したトレースのルーティングを処理するために必要です。QDRデバイスはおよそ800 MHz以上で信号を実行するため、長さ、トレース間の差 (長さと間隔の両方)、信号を実行するPCBレイヤー、ボード上のトレースの長さに関して、PCBトレースの配線方法に制限があります。これらすべての制限や要件は、PDB設計の保証に負担をかけます。さらに、デバイスごとに100を超える信号が必要になるため、ボードの広い範囲にわたってすべての制限を維持するという負担が加わります。
QPRデバイスがI/OをSerDesに移行することを決定したとき、これらの負担の多くが軽減されました。これは、QPRデバイスのSerDes I/Oが自動適応機能を備えているためです。この機能は、最大10インチの長さの駆動トレースをサポートするように設計されており、配置の自由度が高まり、トレース ルーティングでレーンごとに数インチのばらつきも許容します。I/Oは並べ替えもサポートしており、これにより、PCB設計者はインターフェイスを可能な限りきれいに配線することができ、デバイスは (内部的に) バス上のビット順序を自動的に並べ替えます。たとえば、ホストの出力XをQPRデバイスの入力Yに接続するのが最も簡単な場合、それが許可され、QPRデバイスは内部で入力を並べ替えて0対0、1対1などに揃えます。MoSysは、この柔軟性により、今日のSRAMのようなワイド パラレル バス スキームで見られる負担に比べて、より迅速で簡単、かつ信頼性の高いPCBルーティング設計が可能になると考えています。
上記の3番目の項目に対応するSerDesを使用するもう1つの重要な利点は、必要なデータ帯域幅を転送するために必要なピンの数が少なくなり、同等またはそれ以上の帯域幅を実現できることです。たとえば、単一のQDRデバイスには100個を超えるピンが必要ですが、帯域幅が2倍近くのQPRデバイスでは32個の信号ピンのみが必要です。これは、シングルエンド トレースの4倍の信号速度で簡単に実行できる差動信号を使用することによる直接的な利点です。
ただし、SerDesはメモリ デバイスとのインターフェイスに最適な答えではありません。ルーティングと帯域幅のメリットがすべてある一方で、10.3125Gbps、15Gbps、または25Gbpsでリンクを実行するときに発生する可能性のあるすべてのリンク トレーニング、リンク リカバリ、およびエラー処理を処理するためのプロトコルが必要になるというオーバーヘッドが伴います。これが、MoSysがGiga-Chip Interface (GCI) と呼んでいる、遅延、プロトコル オーバーヘッド、リンクの信頼性の問題に対処するプロトコルを開発する目的です。
関連商品を見る
関連商品を見る
関連商品を見る
