Quazar製品ファミリーのアーキテクチャ上の特徴を探索してください モシス このパート1の紹介は、MoSys, Inc. の製品定義およびアプリケーション担当ディレクターのMark Baumannが行います。
このブログのパートIでは、MoSysが新たに発表したQuazar製品ファミリのアーキテクチャ機能について説明します。Quazarファミリは、市場における次世代の同期SRAMデバイスのニーズに対応するように設計された部品のグループです。現在、この市場で最大のシェアを占めているのは、クアッド データ レート (QDR) デバイスです。
MoSysがこの問題に取り組むにつれて、現在のQDRデバイスで対処すべき機能と目標がいくつかあることが認識されました。現在市場に出回っているQDRデバイスを検討したところ、次のような問題がありました。
- • 密度は144Mbで、1つは288Mbです。
- • 非常に高い周波数で動作するワイドパラレルバスの使用
- • これらの高速ワイドバスを受け入れるためのボードレイアウトの厳格なルール
- • 複数のベンダー（Cypress（Infineon）とGSI）から供給されていますが、各ベンダーはわずかに異なるピン配置を使用しています。
- • 将来のロードマップへのコミットメントなし
新しいMoSysデバイスがこれらの各問題に確実に対処できるようにするために、設定された目標は次のとおりです。
- • 少なくとも576Mbの密度を持つデバイスを開発する
- • 現在利用可能で、将来の速度と帯域幅への成長パスを持つバス構造を使用します (SerDesはFPGAでより普及しつつあるため、ASICとASSPは強力なオプションと見なされます)
- • ソース – 保証された供給源（供給継続契約）に取り組む
MoSysが提示している設計アプローチは、標準的なQDRデバイスに比べて大幅に改善されていると私たちは考えています。MoSysは、QDRデバイスの4 ～ 8倍の密度を持つデバイスを設計し、同等のシステム遅延と2 ～ 5倍のシステム アクセス帯域幅でこれを実現します。
MoSys Quazarファミリのデバイスを調べると、さまざまなレベルでアーキテクチャが一連の機能目標をサポートするように開発されていることがわかります。これらは次のとおりです:
- • セル設計
- • 銀行の建築
- • パーティションアーキテクチャ
- • クアッドパーティション構造
- • 内部バス構造
- • 内部クロックとTrc
パート2 では、これらの各機能が次世代のQDR代替品を提供するという目標をどのようにサポートするかについて説明します。
関連商品を見る
関連商品を見る
関連商品を見る
