El ADF4368 de alto rendimiento tiene una figura de mérito de −239 dBc/Hz, ruido 1/f de −287 dBc/Hz normalizado y una frecuencia PFD alta que puede alcanzar un ruido ultrabajo en banda y vibración integrada. El ADF4368 puede generar cualquier frecuencia de 800 MHz a 12,8 GHz sin un duplicador interno, lo que elimina la necesidad de filtros subarmónicos. El modulador Σ-Δ incluye un módulo fijo de 25 bits que permite la resolución de la frecuencia hertz y un módulo variable adicional de 17 bits que permite una resolución aún más fina y flexibilidad para la planificación de la frecuencia. La potencia de salida de 9 dBm en 12,8 GHz en la configuración de una sola salida con una función de ajuste de potencia 16 pasos la hace muy útil para cualquier aplicación.
Para aplicaciones de conversión de frecuencia múltiple, como el radar de matrices fásicas o los sistemas de entrada y salida múltiples (Multiple Input and Multiple Output, MIMO) de gran tamaño, las salidas del ADF4368 múltiple pueden alinearse utilizando la entrada SYNC o EZSync™. El método EZSync se utiliza cuando es difícil distribuir la señal SYNC a todos los dispositivos de forma precisa. Para aplicaciones que requieren un retraso determinista o una capacidad de ajuste de retraso, se ofrece una referencia programable de retraso de salida con resolución de <1 ps. La referencia al retraso de salida se garantiza en múltiples dispositivos y temperaturas, lo que permite una alineación multichip predecible y precisa.
La simplicidad del diagrama de bloques ADF4368 facilita el tiempo de desarrollo con un mapa de registro simplificado de la interfaz periférica serial (Serial-Peripheral Interface, SPI), una entrada SYNC externa y una alineación de fases multichip repetible, tanto en el modo entero como en el modo fraccional.
Características y beneficios clave
- Rango de frecuencia de salida: 800 MHz a 12,8 GHz
- Vibración <30 fsRMS fOUT = 9,001 GHz, fREF = fPFD = 250 MHz, modo fraccional
- Base de ruido de fase de banda ancha: −160 dBc/Hz a 12,8 GHz
- Especificaciones del bucle enganchado en fase (Phase-Locked Loo, PLL)
- Base de ruido de fase en banda normalizada
- −239 dBc/Hz: modo entero, −237 dBc/Hz: modo fraccional
- Base de ruido de fase 1/f normalizada
- −287 dBc/Hz: normalizada a 1 Hz
- −147 dBc/Hz: normalizada a 1 GHz a 10 kHz
- Frecuencia del detector de fase de 625 MHz, modo entero
- Frecuencia del detector de fase de 250 MHz, modo fraccional
- Módulo fraccional de 25 bits fijos o de 49 bits combinados
- Frecuencia de entrada de referencia de 4 GHz
- Aumentos de PFD típicos de −95 dBc
- Referencia a las especificaciones de retraso de salida
- Coeficiente de temperatura: 0,06 ps/°C
- Tamaño del paso de ajuste: <1 ps
- Alineación de fase de salida multichip
- Mediante pin SYNC o mediante el método EZSync
- Suministros de energía de 3,3 V y 5 V
- ADIsimPLL™ asistencia con la herramienta de diseño de filtro de bucle
- Disponible en un paquete LGA de 7 mm x 7 mm y 48 conductores
- −Temperatura de ensambladura en operación de -40 °C a +125 °C
Usos
- Infraestructura inalámbrica (MC-GSM, 5G)
- Prueba y medición
- Industria aeroespacial y de defensa
Placa de evaluación
El ADF4368 se puede evaluar con el EV-ADF4368SD1Z.
Diagramas de bloques y tablas
Productos destacados
Ver Productos relacionados
Ver Productos relacionados