Aprenda sobre tecnología FPGA con LEC2 WebTechs
Inscríbase en uno de estos seminarios web y obtenga conocimientos de primera mano de parte de un experto de Lattice Semiconductor.
En el mundo actual, el uso de compuertas de campo programables (field-programmable gate arrays, FPGA) está aumentando rápidamente. Continuamente, se descubren nuevas aplicaciones en sistemas integrados, IoT industrial y más. Las FPGA ofrecen una combinación ideal de bajo costo, eficiencia y facilidad de uso.
A fin de sacar el máximo provecho de los beneficios de las FPGA, los diseñadores deben adaptarse a las evoluciones del mercado. Para facilitar la adaptación a las necesidades actuales, y a las futuras, el Lattice Education Competence Center (LEC2) ofrece estos seminarios web especializados.
| Calendario de LEC2 Techwebs, patrocinado por Arrow Semana del 28 al 31 de marzo de 2022 |
Descripción | Fecha Horario CEST |
Horario PST |
Sistema Verilog para síntesis (teoría) |
Presentación de las especificaciones de HDL utilizadas para describir un sistema digital de RTL y estimularlo, y otros procesos a través de herramientas de EDA específicas para la síntesis. | 28 de marzo de 2022 9h00 - 10h00 |
0h00 - 1h00 |
Sistema Verilog para síntesis (práctica) |
Ejemplos prácticos de utilización de especificaciones de HDL para describir sistemas digitales de RTL. | 28 de marzo de 2022 10h30- 11h30 |
1h30 - 2h30 |
Implementación de diseños de PCI Express con FPGA de Lattice |
Lista completa de soluciones para implementar diseños de PCI Express en FPGA de Lattice. | 28 de marzo de 2022 12h00 - 13h00 |
3h00 - 4h00 |
Sistema Verilog para simulación (teoría) |
Especificaciones de HDL utilizadas para describir pruebas de sistema digital. | 28 de marzo de 2022 13h30 - 14h30 |
4h30 - 5h30 |
SistemaVerilog para simulación (prática) |
Ejemplos prácticos de utilización de HDL para construir un entorno de prueba. | 28 de marzo de 2022 15h00 - 16h00 |
6h00 - 7h00 |
Implementación de diseños de PCI Express con FPGA de Lattice |
Lista completa de soluciones disponibles para implementar diseños de PCI Express en FPGA de Lattice. | 28 de marzo de 2022 16h30 -17h30 |
7h30 - 8h30 |
Lattice Propel Builder |
Demonstración de la herramienta de diseño electrónico Lattice Propel que permite administrar diseños de FPGA integrados de hardware y software con la ayuda de un procesador RISC-V. | 28 de marzo de 2022 18h00- 19h00 |
9h00 - 10h00 |
TCL para dispositivos NX |
Durante el seminario web, se utilizará el software de diseño Lattice Radiant Design y el entorno Propel Design para administrar un flujo de proyecto basado en TCL completamente automatizado. | 28 de marzo de 2022 19h30 - 20h30 |
10h30 - 11h30 |
Importancia de la arquitectura de reloj en una implementación de FPGA |
Hincapié sobre los retos de diseño asociados al reloj de FPGA y elementos de arquitectura que hacen su diseño más previsible con alto rendimiento. | 29 de marzo de 2022 9h00 - 10h00 |
0h00 - 1:00 |
Lattice Propel Builder |
Demonstración de la herramienta de diseño electrónico Lattice Propel que permite administrar diseños de FPGA integrados de hardware y software con la ayuda de un procesador RISC-V. | 29 de marzo de 2022 12h00 - 13h00 |
3h00 - 4h00 |
TCL para dispositivos NX |
Durante el seminario web, se utilizará el software de diseño Lattice Radiant Design y el entorno Propel Design para administrar un flujo de proyecto basado en TCL completamente automatizado. | 29 de marzo de 2022 13h30 - 14h30 |
4h30 - 5:30 |
Restricciones de tiempo (teoría) |
Observación de las restricciones de tiempo utilizadas para influir y guiar la colocación de elementos de diseño, y del camino de señal entre elementos colocados, con el fin de cumplir con los requisitos de rendimiento de diseño. | 29 de marzo de 2022 16h30 - 17h30 |
7h30 - 8h30 |
Restricciones de tiempo (práctica) |
Ejemplos y aspectos prácticos de la utilización de restricciones de tiempo globales y de restricciones específicas del camino. | 29 de marzo de 2022 18h00 - 19h00 |
9h00 - 10h00 |
Importancia de la arquitectura de reloj en una implementación de FPGA |
Hincapié sobre los retos de diseño asociados al reloj de FPGA y elementos de arquitectura que hacen su diseño más previsible con alto rendimiento. | 29 de marzo de 2022 19h30 - 20h30 |
10h30 - 11h30 |
Arquitectura de dispositivo que facilita implementaciones de visión |
Charla sobre las interfaces síncronas fuente así como las interfaces basadas en SERDES y ejemplos de herramientas de configuración IP de software de Lattice para la implementación de interfaces. | 30 de marzo de 2022 10h30- 11h30 |
1h30 - 2h30 |
Solución de IA periférica eficiente Plumerai para CrossLink-NX |
Presentación del acelerador de IA para la plataforma CrossLink-NX de Laticce. | 30 de marzo de 2022 12h00 - 13h00 |
3h00 - 4h00 |
Tecnologías de Hardware Root of Trust , ciber-resiliencia y protección de cadena de suministro de Lattice |
30 de marzo de 2022 15h30 - 16h30 |
6h30 - 7h30 |
|
Técnica de diseño de FPGA |
Observación de los circuitos combinatorios y secuenciales con charla sobre sistemas secuenciales. | 30 de marzo de 2022 17h00 - 18h00 |
8h00 - 9h00 |
CDC |
Vistazo sobre la implementación eficiente de lo circuitos en una FPGA y charla sobre los fenómenos de metaestabilidad y las técnicas de sincronización básicas. | 30 de marzo de 2022 18h30 - 19h30 |
9h30 - 10h30 |
Arquitectura de dispositivos que facilita implementaciones de visión |
Charla sobre las interfaces síncronas fuente así como las interfaces basadas en SERDES y ejemplos de herramientas de configuración IP de software de Lattice para la implementación de interfaces. | 30 de marzo de 2022 8h00 - 9h00 |
11h00 - 12h00 |
Interfaces genéricas |
Vistazo sobre la simplificación y la aceleración de la implementación de interfaces de SDR/DDR con el módulo Generic Double Data Rate Input/Output (GDDR I/O) de Lattice Semiconductor. | 31 de marzo de 2022 9h00 - 10h00 |
0h00 - 1h00 |
Interfaces de alta velocidad |
Descripción con ejemplos de la estructura general de una interfaz de alta velocidad y demonstración del generador de módulo. | 31 de marzo de 2022 10h30- 11h30 |
1h30 - 2h30 |
Interfaces genéricas |
Vistazo sobre la simplificación y la aceleración de la implementación de interfaces de SDR/DDR con el módulo Generic Double Data Rate Input/Output (GDDR I/O) de Lattice Semiconductor. | 31 de marzo de 2022 17h00 - 18h00 |
8h00 - 9h00 |
Interfaces de alta velocidad |
Descripción con ejemplos de la estructura general de una interfaz de alta velocidad y demonstración del generador de módulo. | 31 de marzo de 2022 18h30 - 19h30 |
9h30 - 10h30 |
Seguridad industrial IEC 62443 de Lattice y resumen sobre ciber-resiliencia |
31 de marzo de 2022 20h00 - 21h00 |
11h00 - 12h00 |
Upcoming Events
Analog Devices' webinar: Edge to Cloud, Connect & Control with Remote IO modules
This Analog Devices webinar will explain how such modules can be leveraged in the automation system and implemented today to provide more flexibility, edge node insights and connectivity to fit into an edge-to-cloud based AI-driven system.
Sorry, your filter selection returned no results.