ACおよびDCデータ取得シグナル チェーンを簡単に作成

アナログ-デジタル コンバータ (ADC) のサンプリング現象により、エイリアシングや容量性キックバックの問題が発生します。これらの問題を解決するために、設計者はフィルターと駆動アンプを使用しますが、これらには独自の課題が伴います。このため、中帯域幅のアプリケーション領域で高精度のDCおよびACパフォーマンスを実現することは困難であり、設計者はそれを実現するためにシステム目標を犠牲にすることになります。この記事では、ADIの新しい連続時間シグマデルタ (Σ-Δ) ADCが、エイリアスフリーで駆動が容易で、フットプリントが小さいパフォーマンスをどのように実現するかについて説明します。

サンプリングの基礎

データのデジタル化には、図に示すように、サンプリングと量子化という2つの基本的なプロセスが含まれます。 図1。サンプリングは、連続時間変化するアナログ信号x(t)をサンプリング周波数fを使用して離散時間信号x(n)に変換する最初のステップです。 _S。結果は1/Tの周期で均等に区切られる_S （f _S = 1/T _S）。

図1. データサンプリング。

2番目のステップは量子化であり、これは離散時間サンプルの値を有限の可能な値の1つに近似し、デジタルコードで表現されます。 図1。この有限の値セットへの量子化により、量子化ノイズと呼ばれるデジタル化エラーが発生します。

サンプリング プロセスではエイリアシングも発生し、入力信号からのフォールドバックと、サンプルおよびホールド クロック周波数付近の高調波が見られます。ナイキスト基準では、サンプリング周波数が信号に含まれる最高周波数の少なくとも2倍である必要があります。サンプリング周波数が最大アナログ信号周波数の2倍未満の場合、エイリアシングと呼ばれる現象が発生します。

時間領域と周波数領域の両方におけるエイリアシングの影響を理解するために、まず、図2に示すようにサンプリングされた単一トーン正弦波の時間領域表現のケースを検討します。この例では、サンプリング周波数f_S は少なくとも2f_a ではなく、アナログ入力周波数f_a よりわずかに高いだけなので、ナイキスト基準を満たしていません。実際のサンプルのパターンは、f_S – f_a に等しい低い周波数でエイリアシングされた正弦波を生成することに注意してください。

図2. エイリアシング: 時間領域での表現。



図3. エイリアシング: 周波数領域での表現。

このシナリオに対応する周波数領域表現を 図3に示します。

ナイキスト帯域幅は、DCからf_S/2までの周波数スペクトルとして定義されます。周波数スペクトルは、それぞれの幅が0.5f_S である無限の数のナイキストゾーンに分割されます。実際には、理想的なサンプラーはADCに置き換えられ、その後にFFTプロセッサが続きます。FFTプロセッサは、DCからf_S/2までの出力、つまり、第1ナイキスト ゾーンに現れる信号またはエイリアスのみを提供します。

理想的なインパルスサンプラーによって周波数f S_{でサンプリングされた周波数f} a_{の単一周波数正弦波の場合を考えます (} 図1 を参照)。また、f_S > であると仮定します。2f_a。サンプラーの周波数領域出力には、f_S の倍数ごとに元の信号のエイリアスまたはイメージが表示されます。つまり、|± KfS ± f_a|、K = 1、2、3、4などの周波数で表示されます。

ここで、 図3の第1ナイキストゾーンの外側にある信号の場合を考えてみましょう。信号周波数はサンプリング周波数よりわずかに低く、 図2の時間領域表現に示されている条件に対応しています。信号が第1ナイキスト ゾーンの外側にあるにもかかわらず、そのイメージ (またはエイリアス) f_S – f_a が内側にあることに注意してください。図3に戻ると、f a のいずれかのイメージ周波数に不要な信号が現れると、f_a でも発生し、第1ナイキスト領域にスプリアス周波数成分が生成されることがわかります。

精密なパフォーマンスの課題に立ち向かう

高性能アプリケーションの場合、システム設計者は、サンプリング プロセスから生じる量子化ノイズ、エイリアシング、スイッチド キャパシタ入力サンプリングの問題に対処する必要があります。業界で利用可能な両方のタイプの高精度ADC、つまり逐次比較レジスタ (SAR) とシグマデルタADCは、スイッチト キャパシタ ベースのサンプリング手法を使用して設計されています。

量子化ノイズ

理想的なナイキストADCでは、ADCのLSBサイズによって、アナログからデジタルへの変換中に入力に追加される量子化ノイズが決まります。この量子化ノイズはf_S/2の帯域幅にわたって拡散されます。量子化ノイズに対抗するための最初の手法はオーバーサンプリングです。これは、ナイキスト周波数よりもはるかに高いレートで入力信号をサンプリングして、信号対雑音比 (SNR) と解像度 (ENOB) を向上させるものです。オーバーサンプリングでは、サンプリング周波数はナイキスト周波数のN倍 (2 × f_IN) に選択され、その結果、同じ量子化ノイズがナイキスト周波数のN倍に広がることになります。これにより、アンチエイリアシング フィルターの要件も緩和されます。オーバーサンプリング比 (OSR) はf_S/2f_IN として定義されます。ここで、f_IN は対象となる信号BWです。一般的なガイドラインとして、ADCを4倍にオーバーサンプリングすると、解像度が1ビット増加し、ダイナミック レンジが6 dB増加します。オーバーサンプリング比を上げると、全体的なノイズが減少し、オーバーサンプリングによるダイナミック レンジ (DR) の改善は ΔDR = 10log10 OSR (dB単位) になります。

オーバーサンプリングは、本質的に、統合されたデジタル フィルターおよびデシメーション機能とともに使用され、実装されます。シグマデルタADCの基本的なオーバーサンプリング変調器は、量子化ノイズの大部分が対象帯域幅の外側で発生するように量子化ノイズを整形し、その結果、 図4に示すように、低周波数での全体的なダイナミックレンジが拡大します。次に、デジタル ローパス フィルタ (LPF) が対象の帯域幅外の量子化ノイズを除去し、デシメータが出力データ レートをナイキスト レートに戻します。

図4. オーバーサンプリングの例。

ノイズシェーピングは量子化ノイズを低減するもう一つの手法です。シグマデルタADCでは、ループ フィルタの後のループ内で低解像度の量子化器 (1ビットから5ビット) が使用されます。DACは、図に示すように、入力から量子化された信号を減算するためのフィードバックとして使用されます。 図5。

図5. ノイズシェーピング。

積分器は量子化誤差を合計し続けるため、量子化ノイズはより高い周波数に成形され、その後デジタル フィルターを使用してフィルター処理できます。図6は、典型的なシグマデルタADCの出力x[n]のパワースペクトル密度（PSD）を示しています。ノイズシェーピングの傾きはループフィルタH(z)の次数に依存する（ 図11）であり、（20 × n）dB/decadeです。ここで、nはループフィルタの次数です。シグマデルタADCは、ノイズシェーピングとオーバーサンプリングを組み合わせることで、帯域内での高解像度を実現します。帯域内帯域幅はfに等しい_{オーディション}/2 (ODRは出力データ レートの略です)。ループ フィルタの次数を上げるか、オーバーサンプリング比を上げると、より高い解像度が得られます。

図6. オーバーサンプリングとノイズシェーピングのプロット。

エイリアシング

高性能アプリケーションでのエイリアシングに対処するために、高次のアンチエイリアシング フィルターを使用して、あらゆる量のフォールドバックを回避します。アンチエイリアシング フィルターは、入力信号の帯域を制限し、折り返される可能性のある対象の帯域幅を超える信号内の周波数成分が存在しないことを確認するローパス フィルターです。フィルタのパフォーマンスは、帯域外信号がf_S/2にどれだけ近いか、および必要な減衰量によって異なります。

SAR ADCの場合、入力信号BWとサンプリング周波数のギャップはそれほど大きくないため、より高次のフィルタが必要になり、より高次のフィルタには、より大きな電力とより大きな歪みを伴う複雑な高次のフィルタ設計が必要になります。たとえば、200 kSPSのサンプリング速度のSARの入力BWが100 kHzの場合、アンチエイリアシング フィルターはエイリアシングがないことを確認するために100 kHzを超える入力信号を拒否する必要があります。これには非常に高次のフィルターが必要です。図7 は急勾配の需要曲線を示しています。

図7. エイリアス要件。

フィルタの次数を緩和するために400 kSPSのサンプリング速度を選択した場合、>300 kHzの入力周波数に対して除去が必要になります。サンプリング速度を上げると電力が増加し、速度が2倍になると電力も2倍になります。電力を犠牲にしてさらにオーバーサンプリングを行うと、サンプリング周波数が入力BWよりもはるかに高くなるため、アンチエイリアシング フィルターの要件がさらに緩和されます。

シグマデルタADCでは、入力ははるかに高いOSRでオーバーサンプリングされるため、サンプリング周波数が入力BWよりもはるかに高くなるため、アンチエイリアシング フィルタの要件は緩和されます ( 図8 を参照)。

図8. シグマデルタにおけるアンチエイリアシングフィルタの要件。

図9 は、SARおよび離散時間シグマデルタ (DTSD) アーキテクチャのAAFの複雑さを示しています。サンプリング周波数f_S で102 dBの減衰を実現するために100 kHzの –3 dB入力帯域幅を使用する場合、DTSD ADCには2次アンチエイリアシング フィルタが必要になりますが、f_S で同じ減衰を実現するには、SAR ADCを使用した5次フィルタが必要になります。

連続時間シグマデルタ (CTSD) ADCの場合、減衰は固有のものであるため、アンチエイリアシング フィルターは必要ありません。

図9. さまざまなアーキテクチャのAAフィルタ要件。

これらのフィルターはシステム設計者にとって悩みの種になる可能性があり、対象帯域で提供されるドループに合わせてフィルターを最適化し、可能な限り多くの除去を行う必要があります。また、オフセット、ゲイン、位相誤差、ノイズなど、他の多くのエラーもシステムに追加され、パフォーマンスが低下します。

また、高性能ADCは本質的に差動型であるため、受動部品の数が2倍必要になります。マルチチャネル アプリケーションで位相マッチングを改善するには、信号チェーン内のすべてのコンポーネントが適切に一致している必要があります。その結果、より厳しい許容誤差を持つコンポーネントが必要になります。

スイッチドキャパシタ入力

スイッチド コンデンサ入力サンプリングは、コンデンサへのサンプリングされた入力の安定時間に依存しており、サンプリング スイッチのオン/オフ時に過渡電流の充電/放電が必要になります。これは入力のキックバックと呼ばれ、これらの過渡電流をサポートできる入力駆動アンプが必要になります。また、入力はサンプリング時間の終了時に安定する必要があり、サンプリングされた入力の精度によってADCのパフォーマンスが決まるため、駆動アンプはキックバック イベント後に迅速に安定する必要があることを意味します。このため、高速セトリングをサポートし、スイッチド キャパシタ動作のキックバックを吸収できる高帯域幅ドライバが必要になります。スイッチド キャパシタ入力では、サンプリングがオンのときはいつでも、ドライバはホールド キャパシタに電荷を即座に供給する必要があります。この突然の電流の急増は、ドライバーに十分な帯域幅能力がある場合にのみ、時間内に供給できます。スイッチの寄生により、サンプリング時にドライバーにキックバックが発生します。次のサンプリングの前にキックバックが安定しない場合は、サンプリング時にエラーが発生し、ADC入力が破損します。

図10. サンプリングキックバック。

図10 はDTSD ADCのキックバックを示しています。たとえば、サンプリング周波数が24 MHzの場合、データ信号は41 ns以内に安定する必要があります。リファレンスもスイッチド キャパシタ入力であるため、リファレンス入力ピンには高帯域幅バッファも必要です。これらの入力信号およびリファレンス バッファはノイズを増加させ、信号チェーンの全体的なパフォーマンスを低下させます。さらに、入力信号ドライバからの歪み成分（S&H周波数付近）により、アンチエイリアシングの要件がさらに高まります。また、スイッチド キャパシタ入力では、サンプリング速度が変化すると入力電流も変化します。これにより、ADCの駆動中にドライバまたは前段で生成されるゲイン エラーを減らすために、システムの再調整が必要になる可能性があります。

連続時間シグマデルタADC

CTSD ADCは、オーバーサンプリングやノイズ シェーピングなどの原理を活用しながら、システムに大きなメリットをもたらすサンプリング操作を実装する代替手段を備えた代替シグマ デルタADCアーキテクチャです。

図11 は、DTSDアーキテクチャとCTSDアーキテクチャの比較を示しています。DTSDアーキテクチャを見るとわかるように、入力はループの前にサンプリングされます。ループフィルタH(z)は時間的に離散的であり、スイッチドキャパシタ積分器を使用して実装されます。フィードバックDACもスイッチド キャパシタ ベースです。入力にサンプリングがあるため、fからのエイリアシング問題が発生する。 _S入力をサンプリングする前に、追加のアンチエイリアシング フィルターが必要になります。

図11. 離散時間および連続時間のモジュラー ブロック図。

CTSDには入力にサンプラーがありません。むしろ、ループ内の量子化器でサンプリングされます。ループ フィルターは連続時間積分器を使用して連続時間になり、フィードバックDACも同様になります。量子化が形作られるのと同様に、サンプリングによるエイリアシングも形作られます。これにより、ほぼ非サンプリングのADCが実現し、独自のクラスが形成されます。

CTSDのサンプリング周波数は固定されていますが、DTSDでは変調器のサンプリング周波数を簡単に調整できます。また、CTSD ADCは、スイッチド キャパシタの同等品よりもジッタに対する耐性が低いことが知られています。市販の水晶発振器またはCMOS発振器は、低ジッタ クロックをADCにローカルに提供します。これにより、絶縁を介して低ジッタ クロックが送信されるのを防ぎ、EMCを低減できます。

CTSDの2つの主な利点は、固有のエイリアス除去と、信号およびリファレンスの抵抗入力です。

固有のアンチエイリアシング

ループ内で量子化器を移動すると、固有のエイリアス拒否が発生します。図に示すように 図12入力信号はサンプリングされる前にループ フィルタを通過し、量子化器で発生するフォールドバック (エイリアス) エラーもこのフィルタを通過します。信号とエイリアス エラーは、シグマ デルタ ループと同じノイズ伝達関数を持ち、両方ともシグマ デルタ アーキテクチャの量子化ノイズと同様のノイズ シェーピングを持ちます。したがって、CTSDループの周波数応答は、サンプリング周波数の整数倍付近の入力信号を自然に拒否し、アンチエイリアシング フィルターとして機能します。

図12. CTSDモジュレータの周波数応答。

抵抗入力

信号入力とリファレンス入力に抵抗入力を使用すると、サンプルアンドホールド構成よりも駆動が容易になります。一定の抵抗入力ではキックバックが発生せず、ドライバーを完全に削除できます。入力は歪みがなく、 図13。また、入力抵抗が一定であるため、ゲイン エラーに対するシステムの再調整も不要になります。

図13. CTSDの入力安定化。

ADCがユニポーラ電源であっても、アナログ入力はバイポーラになることがあります。これにより、バイポーラ フロント エンドからADCへのレベル シフトが不要になります。入力抵抗には入力電流だけでなく入力コモンモード依存電流も含まれるため、ADCのDCパフォーマンスは同じではない可能性があります。

リファレンス負荷も抵抗性であるため、スイッチングキックバックが低減され、別のリファレンスバッファは必要ありません。ローパス フィルタの抵抗器はオンチップで作成できるため、オンチップの抵抗負荷とともに追跡でき (同じ材料で作成できるため)、ゲイン エラーの温度ドリフトが低減されます。

CTSDアーキテクチャは新しいものではありませんが、産業および計測市場のメガトレンドでは、より高い帯域幅でのDCおよびACの高精度パフォーマンスが求められています。さらに、顧客は、市場投入までの時間を短縮するために、ほとんどのソリューションに対応できる単一のプラットフォーム設計を好みます。

CTSDアーキテクチャは、他のタイプのADCに比べて多くの利点があるため、高性能オーディオから携帯電話のRFフロントエンドに至るまで、幅広いアプリケーションで選択されてきました。利点としては、統合が容易になり、消費電力が低くなるということが挙げられますが、さらに、おそらくもっと重要なのは、CTSDを使用すると、システム レベルの重大な問題が数多く解決されることです。いくつかの技術的な欠陥により、CTSDの使用はこれまで、相対的なオーディオ周波数/帯域幅と低いダイナミック レンジに限定されていました。そのため、逐次比較型ADCやオーバーサンプリングDTSDコンバータなどの高性能ナイキスト レート コンバータが、高精度、高性能/中帯域幅のアプリケーションの主流のソリューションとなっています。

しかし、アナログ・デバイセズが最近導入した技術革新により、多くの制限を克服できるようになりました。AD4134は、CTSDに基づく初の高精度DC ～ 400 kHz帯域幅ADCであり、DC精度を提供しながら大幅に高いパフォーマンス仕様を実現し、高性能計測アプリケーションにおける多くの重要なシステムレベルの問題の解決を可能にします。AD4134には、CTSDの固定サンプリング速度から派生した可変データ レートでデータを提供する非同期サンプル レート コンバータ (ASRC) も統合されています。出力データ レートは変調器のサンプリング周波数から独立しており、さまざまな粒度のスループットに対してCTSD ADCを効果的に使用できます。出力データ レートを細かいレベルで変更できる柔軟性により、ユーザーはコヒーレント サンプリングを使用することもできます。

AD4134のシグナル チェーンの利点

エイリアスフリー

固有のエイリアス除去によりアンチエイリアシング フィルターが不要になり、コンポーネント数が少なくなり、ソリューション サイズが小さくなります。さらに重要なのは、アンチエイリアシング フィルターに伴うドループ、オフセット、ゲイン、位相エラーなどのエラー、システム内のノイズなどのパフォーマンスに関する懸念がすべてなくなることです。

低遅延シグナルチェーン

アンチエイリアシング フィルターは、必要な除去に応じて、信号チェーンの全体的な遅延を大幅に増加させます。フィルターを削除すると、この遅延が完全になくなり、ノイズの多いデジタル制御ループ アプリケーションで高精度の変換を実行できるようになります。

優れた位相整合

システム レベルでアンチエイリアシング フィルターがないため、マルチチャネル システムでの位相マッチングが大幅に改善されます。そのため、振動監視、電力測定、データ収集モジュール、ソナーなど、チャンネル間の不一致が少ないことが求められるアプリケーションに最適です。

干渉に対する堅牢性

CTSD ADCは、固有のフィルタリング動作により、システム レベルだけでなくIC自体からのあらゆる種類の干渉に対しても耐性があります。DTSD ADCおよびSAR ADCでは、ADCがサンプリングしているときに干渉が少なくなるように注意する必要があります。また、固有のフィルタリング動作により、電源ラインへの干渉の影響を受けません。

抵抗入力

定抵抗アナログ入力とリファレンス入力を使用すると、ドライバ要件を完全に排除できます。繰り返しになりますが、オフセット、ゲイン、位相エラー、システムへのノイズなどのエラーなど、パフォーマンスに関する懸念はすべてなくなりました。

設計が簡単

設計要素の数が大幅に削減されるため、精密なパフォーマンスを実現するための苦労は最小限に抑えられます。その結果、設計時間が短縮され、顧客にとっての市場投入までの時間が短縮され、BOM管理が容易になり、信頼性が向上します。

サイズ

アンチエイリアシング フィルター、ドライバー、およびリファレンス バッファーを削除すると、システム ボード領域が大幅に削減されます。計装アンプを使用してADCを直接駆動できます。AD74134は差動入力専用のADCなので、LTC6373などの差動計装アンプをドライバとして使用できます。図14 の比較は、離散時間ベースのシグナル チェーンと連続時間ベースのシグナル チェーンのシグナル チェーンを示しています。当社の実験では、同等の離散時間ベースのシグナル チェーンと比較して70% の面積節約が示されており、高密度のマルチチャネル アプリケーションに最適です。

図14. 離散時間ベース (左) と連続時間ベース (右) のシグナル チェーンの比較。

図15. 離散時間信号チェーンと連続時間信号チェーンのサイズ比較。

結論

結論として、AD74134は、システム サイズを大幅に縮小し、シグナル チェーンの設計を簡素化し、システムの堅牢性を高め、高精度計測アプリケーションで要求されるパフォーマンス パラメータを犠牲にすることなく、簡単な設計で市場投入までの全体的な時間を短縮します。