Catene di segnali di acquisizione dati CA e CC semplificate

Nei convertitori analogico-digitali (ADC) i fenomeni dovuti al campionamento causano problemi di aliasing e kickback capacitivo. Per la risoluzione di questi problemi, i progettisti utilizzano filtri e amplificatori di azionamento che introducono però, a loro volta, ulteriori problemi. Ciò rende difficile il raggiungimento di elevate prestazioni in CC e CA in aree applicative con ampiezza di banda media e i progettisti devono sacrificare gli obiettivi del sistema per ottenere tale risultato. In questo articolo scopri come i nuovi ADC sigma-delta (Σ-Δ) a tempo continuo di ADI forniscono prestazioni senza alias, più facili da gestire e a ingombro ridotto.

Principi fondamentali del campionamento

La digitalizzazione dei dati coinvolge i due processi fondamentali di campionamento e quantificazione, come illustrato nella Figura 1. Il campionamento rappresenta il primo passo in cui un segnale analogico variabile a tempo continuo x(t) viene convertito in un segnale a tempo discreto x(n) utilizzando la frequenza di campionamento f_S. Il risultato è separato in modo uniforme da un periodo di 1/T_S (f_S = 1/T_S).

Figura 1. Campionamento dei dati.

Il secondo passo è la quantizzazione, che approssima il valore di questi campioni a tempo discreto a uno dei possibili valori finiti ed è rappresentato sotto forma di codice digitale, come illustrato nella Figura 1. La quantizzazione a un insieme finito di valori porta a un errore di digitalizzazione definito rumore di quantizzazione.

Il processo di campionamento porta anche al fenomeno di aliasing, in cui vediamo abbattimenti (foldback) dei segnali di ingresso e le relative armoniche attorno alla frequenza del clock di campione e contatto. Il criterio di Nyquist richiede che la frequenza di campionamento sia almeno il doppio della frequenza più alta contenuta nel segnale. Se la frequenza di campionamento è inferiore al doppio di quella massima del segnale analogico, si verificherà il fenomeno di aliasing.

Per comprendere le implicazioni dell'aliasing sia nel dominio del tempo che in quello della frequenza, consideriamo innanzitutto il caso della rappresentazione nel dominio del tempo di un'onda sinusoidale a tono singolo, come illustrato nella Figura 2. In questo esempio, la frequenza di campionamento, f_S, non raggiunge 2f_a, ma è solo leggermente superiore alla frequenza d'ingresso analogica, f_a, non soddisfacendo così il criterio di Nyquist. Osservare che lo schema dei campioni effettivi produce un'onda sinusoidale con alias a una frequenza più bassa pari a f_S - f_a.

Figura 2. Aliasing: rappresentazione nel dominio del tempo.



Figura 3. Aliasing: rappresentazione nel dominio della frequenza.

La rappresentazione nel dominio della frequenza corrispondente di questo scenario è illustrata nella Figura 3.

L'ampiezza di banda di Nyquist è definita come lo spettro di frequenza da CC a f_S/2. Lo spettro della frequenza viene suddiviso in un numero infinito di zone Nyquist, ciascuna di larghezza pari a 0,5 f_S. In pratica, il campionatore ideale viene sostituito da un ADC, seguito da un processore FFT. Quest'ultimo fornisce un'uscita solo da CC a f_S/2, ovvero, i segnali o gli alias che appaiono nella prima zona Nyquist.

Consideriamo il caso di un'onda sinusoidale con frequenza f_a campionata a una frequenza f_S da un campionatore di impulsi ideale (Figura 1). Supponiamo inoltre che f_S > 2f_a. L'uscita nel dominio della frequenza del campionatore mostra degli alias, o immagini, del segnale originale attorno a ogni multiplo di f_S; vale a dire, frequenze corrispondenti a |± KfS ± f_a|, K = 1, 2, 3, 4 e così via.

Consideriamo ora il caso di un segnale esterno alla prima zona Nyquist nella Figura 3. La frequenza del segnale è solo leggermente inferiore a quella di campionamento e corrisponde alla condizione mostrata nella rappresentazione del dominio del tempo illustrata nella Figura 2. Notiamo anche che se il segnale è al di fuori della prima zona Nyquist, la sua immagine (o alias), f_S – f_a, ricade all'interno. Tornando alla Figura 3, è chiaro che se un segnale non desiderato appare a una frequenza qualsiasi dell'immagine di f_a, si presenterà anche in f_a, producendo in questo modo una componente di frequenza spuria nella prima zona Nyquist.

Affrontare le sfide per prestazioni di precisione

Per applicazioni ad alte prestazioni, i progettisti di sistemi devono affrontare problemi di rumore di quantizzazione, aliasing e campionamento dei condensatori commutati in ingresso che derivano dal processo di campionamento. Entrambi i tipi di ADC di precisione disponibili nel settore, ovvero i registri per approssimazioni successive (SAR) e gli ADC sigma-delta, sono progettati utilizzando tecniche di campionamento basate su condensatori commutati.

Rumore di quantizzazione

In un ADC Nyquist ideale, la dimensione LSB dell'ADC determinerà il rumore di quantizzazione che verrà aggiunto all'ingresso, mentre viene eseguita la conversione da analogico a digitale. Questo rumore di quantizzazione è distribuito sull'ampiezza di banda di f_S/2. Per contrastarlo, la prima tecnica è il sovracampionamento, che consiste nel campionare il segnale d'ingresso a una velocità molto più elevata rispetto alla frequenza Nyquist per incrementare il rapporto segnale/rumore (SNR) e la risoluzione (ENOB). Nel sovracampionamento, la frequenza di campionamento viene scelta in modo da essere N volte la frequenza Nyquist (2 × f_IN) e, di conseguenza, lo stesso rumore di quantizzazione deve ora diffondersi su N volte la frequenza Nyquist. Ciò contribuisce anche ad alleggerire i requisiti sul filtro antialiasing. Il rapporto di sovracampionamento (OSR) è definito come f_S/2f_IN, dove f_IN è l'ampiezza di banda del segnale di interesse. Come linea guida generale, il sovracampionamento dell'ADC per un fattore quattro fornisce un ulteriore bit di risoluzione oppure un aumento di 6 dB nella gamma dinamica. L'aumento del rapporto di sovracampionamento porta a una riduzione complessiva del rumore e il miglioramento della gamma dinamica (DR) dovuto al sovracampionamento è ΔDR = 10log10 OSR in dB.

Il sovracampionamento viene utilizzato e implementato insieme a un filtro digitale integrato e alla funzionalità di decimazione. Negli ADC sigma-delta il modulatore di sovracampionamento di base modella il rumore di quantizzazione in modo tale che la maggior parte di esso ricada al di fuori dell'ampiezza di banda di interesse, portando a un aumento della gamma dinamica complessiva a basse frequenze, come illustrato nella Figura 4. Il filtro passa-basso digitale (LPF) rimuove quindi il rumore di quantizzazione esterno all'ampiezza di banda di interesse e il decimatore riporta il rate dati in uscita al valore Nyquist.

Figura 4. Un esempio di sovracampionamento.

La modellazione del rumore è l'altra tecnica per ridurre il rumore di quantizzazione. Negli ADC sigma-delta, a valle del filtro all'interno del loop, viene utilizzato un quantizzatore a bassa risoluzione (da uno a cinque bit). Per sottrarre il segnale quantizzato dall'ingresso si utilizza un DAC come feedback, come illustrato nella Figura 5.

Figura 5. Modellazione del rumore.

L'integratore continuerà a sommare l'errore di quantizzazione, portando la modellazione del rumore di quantizzazione a frequenze più elevate che potranno poi essere filtrate utilizzando un filtro digitale. La Figura 6 illustra la densità spettrale di potenza (PSD) dell'uscita x[n] di un tipico ADC sigma-delta. La pendenza della modellazione del rumore dipende dall'ordine del filtro di loop H(z) (vedere Figura 11) e corrisponde a (20 × n) dB/decade, dove n rappresenta l'ordine del filtro di loop. L'ADC sigma-delta raggiunge un'elevata risoluzione in banda mediante una combinazione di modellazione del rumore e sovracampionamento. L'ampiezza di banda in banda è pari a f_ODR/2 (dove ODR rappresenta il rate dati in uscita). È possibile ottenere una risoluzione maggiore aumentando l'ordine del filtro di loop o incrementando il rapporto di sovracampionamento.

Figura 6. Grafico di sovracampionamento e modellazione del rumore.

Aliasing

Per contrastare l'aliasing nelle applicazioni ad alte prestazioni, vengono utilizzati filtri antialiasing di ordine superiore per evitare qualsiasi quantità di foldback. Un filtro antialiasing è un filtro passa-basso che limita la banda del segnale di ingresso e assicura che nel segnale, oltre all'ampiezza di banda di interesse, non ci siano componenti di frequenza che possano andare in foldback. Le prestazioni del filtro dipenderanno dalla vicinanza del segnale fuori banda rispetto a f_S/2 e dal livello di attenuazione richiesto.

Per gli ADC SAR, la differenza tra l'ampiezza di banda del segnale d'ingresso e la frequenza di campionamento non è enorme, pertanto abbiamo bisogno di un filtro di ordine più alto che richieda una progettazione complessa con maggiore consumo e più distorsione. Ad esempio, se un convertitore SAR con frequenza di campionamento di 200 kSPS ha un'ampiezza di banda in ingresso di 100 kHz, il filtro antialiasing dovrà escludere segnali di ingresso >100 kHz per garantire l'assenza di aliasing. Ciò richiede un filtro di ordine molto alto. Nella Figura 7 viene mostrata la pendenza ripida della domanda.

Figura 7. Requisiti di alias.

Scegliendo una frequenza di campionamento di 400 kSPS per ridurre l'ordine del filtro, il rifiuto è necessario per frequenze d'ingresso >300 kHz. Se la frequenza di campionamento viene aumentata, aumenterà la potenza e se la frequenza viene raddoppiata, anche la potenza verrà raddoppiata. Un ulteriore sovracampionamento a scapito della potenza ridurrà ulteriormente i requisiti del filtro antialiasing, poiché la frequenza di campionamento è molto più elevata dell'ampiezza di banda in ingresso.

Negli ADC sigma-delta, l’ingresso viene sovracampionato a un OSR molto più alto, e in questo modo, essendo la frequenza di campionamento molto più elevata della banda d'ingresso, i requisiti del filtro antialiasing si fanno meno stringenti, come si nota nella Figura 8.

Figura 8. Requisiti di un filtro antialiasing nel sigma-delta.

La Figura 9 dà un'idea della complessità del filtro antialiasing per le architetture SAR e sigma-delta a tempo discreto. Se consideriamo un'ampiezza di banda d'ingresso di -3 dB di 100 kHz per ottenere un'attenuazione di 102 dB alla frequenza di campionamento f_S, sarà necessario un filtro antialiasing di secondo ordine per un ADC DTSD, mentre per ottenere la stessa attenuazione a f_S utilizzando un ADC SAR, sarà necessario un filtro del quinto ordine.

Per un ADC sigma-delta a tempo continuo (CTSD), l'attenuazione è intrinseca, per cui il filtro antialiasing non è necessario.

Figura 9. Requisiti del filtro AA per diverse architetture.

Questi filtri possono essere il punto dolente per i progettisti di sistema, in quanto devono essere ottimizzati per l'attenuazione che introducono nella banda di interesse e per ottenere il massimo rifiuto possibile. Aggiungono anche al sistema molti altri errori in termini di offset, guadagno, errore di fase e rumore, riducendone così le prestazioni.

Inoltre, per la loro stessa natura, gli ADC ad alte prestazioni sono differenziali, per cui si rende necessario un numero doppio di componenti passivi. Per ottenere un miglior accoppiamento di fase nelle applicazioni multicanale, tutti i componenti nella catena di segnale devono garantire il corretto accoppiamento. Di conseguenza, si rende necessario l’utilizzo di componenti con tolleranze più strette.

Ingresso a condensatore commutato

Il campionamento dell'ingresso a condensatore commutato si basa sul tempo di accomodamento dell'ingresso campionato su un condensatore, creando la necessità di una corrente transiente di carica/scarica quando l'interruttore di campionamento viene acceso/spento. Questo viene definito "kickback" d'ingresso e richiede un amplificatore di azionamento all'ingresso in grado di supportare queste correnti transienti. Inoltre, al termine del periodo di campionamento l'ingresso deve essere già assestato e l'accuratezza dell'ingresso campionato determina le prestazioni dell'ADC, il che implica che l'amplificatore di azionamento deve assestarsi rapidamente dopo l'evento di kickback. Ciò porta alla necessità di un driver ad ampiezza di banda elevata in grado di supportare un assestamento rapido e assorbire il kickback del funzionamento del condensatore commutato. Negli ingressi a condensatore commutato, ogni volta che il campionamento è attivo, il driver deve fornire immediatamente la carica al condensatore di mantenimento. Questo improvviso picco di corrente può essere fornito in tempo utile solo se il driver dispone di un'ampiezza di banda sufficiente. A causa degli elementi parassiti dell'interruttore, al momento del campionamento si verificherà il kickback sul driver. Se il kickback non si assesta prima del campionamento successivo, si verificherà un errore durante il campionamento, corrompendo così l'ingresso dell'ADC.

Figura 10. Kickback del campionamento.

La Figura 10 mostra il kickback sull'ADC DTSD. Se, ad esempio, la frequenza di campionamento è di 24 MHz, il segnale dati deve stabilizzarsi entro 41 ns. Poiché il riferimento è anche un ingresso a condensatore commutato, è necessario anche un buffer di ampiezza di banda elevata sul pin di ingresso del riferimento. Questi buffer di segnali d'ingresso e di riferimento aumentano il rumore e riducono le prestazioni complessive della catena di segnale. Inoltre, i componenti di distorsione del driver del segnale di ingresso (intorno alla frequenza S&H) si aggiungono ulteriormente ai requisiti di antialiasing. Inoltre, con gli ingressi a condensatori commutati, le modifiche della velocità di campionamento introdurranno variazioni della corrente in ingresso. Ciò potrebbe rendere necessaria la ri-calibrazione del sistema, per ridurre l'errore di guadagno generato nel driver o negli stadi precedenti durante l'azionamento dell'ADC.

ADC sigma-delta a tempo continuo

Un ADC CTSD è un'architettura ADC sigma-delta alternativa che sfrutta principi come il sovracampionamento e la modellazione del rumore, ma che dispone di una diversa modalità di implementazione della fase di campionamento che offre vantaggi significativi per il sistema.

La Figura 11 mostra il confronto tra un'architettura DTSD e un'architettura CTSD. Come possiamo notare, nell'architettura DTSD, l'input viene campionato prima del loop. Il filtro di loop H(z) è a tempo discreto ed è implementato utilizzando integratori di condensatori commutati. Anche il DAC di feedback è basato su condensatori commutati. Dato che il campionamento avviene all'ingresso, creando un problema di aliasing da f_S, si rende necessario un filtro antialiasing aggiuntivo all'ingresso, prima del campionamento.

Figura 11. Schemi a blocchi modulari a tempo discreto e tempo continuo.

Il CTSD non dispone di un campionatore all'ingresso. Il campionamento avviene, invece, nel quantizzatore all'interno del loop. In questo caso il filtro di loop è a tempo-continuo e utilizza integratori a tempo-continuo; lo stesso vale per il DAC di feedback. Similmente alla modellazione della quantizzazione, anche l'aliasing dovuto al campionamento viene modellato. Questo porta a un ADC quasi senza campionamento, rendendolo una classe a se stante.

La frequenza di campionamento del CTSD è fissa, a differenza del DTSD dove la frequenza di campionamento del modulatore può essere scalata facilmente. Inoltre, gli ADC CTSD sono noti per essere meno tolleranti alla distorsione rispetto agli equivalenti a condensatori commutati. Gli oscillatori a quarzo o CMOS disponibili in commercio forniscono localmente clock a bassa distorsione agli ADC, il che aiuta a evitare la trasmissione di clock a bassa distorsione sull'isolamento e a ridurre l'EMC.

I due vantaggi principali del CTSD sono il rifiuto intrinseco dell'alias e la presenza di ingressi resistivi per segnali e riferimenti.

Antialiasing intrinseco

Lo spostamento del quantizzatore all'interno del loop porta al rifiuto intrinseco dell'alias. Come illustrato nella Figura 12, il segnale di ingresso passa attraverso il filtro di loop prima di essere campionato e l'errore di foldback (aliasing), che viene introdotto al quantizzatore, vede a sua volta questo filtro. Il segnale e l'errore di aliasing vedranno la stessa funzione di trasferimento del rumore del loop sigma-delta ed entrambi subiranno una modellazione del rumore simile, come accade per il rumore di quantizzazione nelle architetture sigma-delta. Così, la risposta in frequenza del loop del CTSD esclude in modo naturale i segnali di ingresso intorno ai multipli interi della frequenza di campionamento, funzionando come un filtro antialiasing.

Figura 12. Risposta in frequenza di un modulatore CTSD.

Ingresso resistivo

La presenza di ingressi resistivi sugli ingressi per segnale e riferimento semplifica il loro azionamento rispetto alle configurazioni di tipo "campione e contatto". Con ingressi resistivi costanti, non c'è alcun kickback e il driver può essere completamente rimosso. Come illustrato nella Figura 13, l'ingresso è privo di distorsioni poiché la resistenza è costante, viene eliminata anche la necessità di ri-calibrare il sistema per gli errori di guadagno.

Figura 13. Predisposizione di ingresso per CTSD.

Gli ingressi analogici possono essere bipolari anche se l'ADC ha un'alimentazione unipolare. Questo può rendere superflua la traslazione di livello dal front-end bipolare all'ADC. Le prestazioni in CC dell'ADC potrebbero variare poiché il resistore di ingresso ora ha una corrente che dipende dalla modalità comune in ingresso oltre alla corrente in ingresso.

Anche il carico di riferimento è resistivo e questo riduce a sua volta il kickback da commutazione, per cui un buffer di riferimento dedicato non è più necessario. Il resistore per un filtro passa-basso può essere realizzato su chip in modo che possa tracciare insieme al carico resistivo su chip (poiché potrebbero essere dello stesso materiale), per ridurre la variazione della temperatura dell'errore di guadagno.

L'architettura CTSD non è recente, ma i megatrend nei mercati industriali e della strumentazione richiedono prestazioni di precisione in CC e CA ad ampiezze di banda più elevate. Inoltre, al fine di ridurre il tempo di immissione sul mercato, i clienti preferiscono progettare su una piattaforma unica, che sia fruibile per la maggior parte delle loro soluzioni.

L'architettura CTSD è stata la scelta in un'ampia gamma di applicazioni che vanno dall'audio ad alte prestazioni al front-end RF dei telefoni cellulari grazie a una serie di vantaggi rispetto ad altri tipi di ADC. I benefici includono maggiore predisposizione all'integrazione, consumi ridotti e, aspetto forse ancora più importante, che il CTSD risolva un gran numero di problemi significativi a livello di sistema. A causa di qualche lacuna tecnologica, in passato l'uso del CTSD è stato limitato a una frequenza/ampiezza di banda relative all'audio e a una gamma dinamica ridotta. Pertanto, i convertitori di velocità Nyquist ad alte prestazioni come gli ADC per approssimazioni successive e i convertitori DTSD sovracampionati hanno rappresentato la soluzione principale per applicazioni di precisione, ad alte prestazioni/media ampiezza di banda.

Tuttavia, le recenti innovazioni tecnologiche introdotte in Analog Devices hanno permesso di superare molte limitazioni. L'AD4134 è il primo ADC ad alta precisione basato su CTSD con un'ampiezza di banda in CC a 400 kHz che raggiunge specifiche prestazionali sostanzialmente più elevate, fornendo al contempo accuratezza CC e, a sua volta, consentendo la soluzione di una serie di problemi importanti a livello di sistema nelle applicazioni per strumentazione ad alte prestazioni. L'AD4134 integra anche un Asynchronous Sample Rate Converter (ASRC) che fornisce dati a rate dati variabile ricavati dal campionamento a velocità fissa del CTSD. Il rate dati in uscita può essere indipendente dalla frequenza di campionamento del modulatore e può consentire un uso efficace degli ADC del CTSD per ottenere throughput a granularità diverse. La flessibilità di modificare il rate dati in uscita a livello granulare consente anche agli utenti di utilizzare un campionamento coerente.

Vantaggi di AD4134 nella catena di segnale

Assenza di alias

Il rifiuto intrinseco dell'alias elimina la necessità di un filtro antialiasing, portando a un minor numero di componenti e a una soluzione dalle dimensioni più ridotte. Cosa più importante, tutti i problemi relativi alle prestazioni del filtro antialiasing come attenuazione, errori di offset, guadagno, fase e rumore nel sistema non sono più presenti.

Catena di segnale a bassa latenza

In una catena di segnale, un filtro anti-aliasing aumenta in modo significativo la latenza complessiva, a seconda del livello di rifiuto richiesto. La rimozione del filtro elimina completamente questo ritardo e permette di effettuare la conversione di precisione in applicazioni rumorose con loop di controllo digitale.

Accoppiamento di fase eccellente

Non essendoci un filtro antialiasing a livello di sistema, l'accoppiamento di fase nei sistemi multicanale può essere largamente migliorato. Questo lo rende la scelta ideale per applicazioni che richiedono mancate corrispondenza molto basse tra un canale e l'altro, come nei casi di monitoraggio della vibrazione, misurazioni elettriche, moduli di acquisizione dati e sonar.

Robustezza alle interferenze

Grazie alla propria azione intrinseca di filtraggio, gli ADC CTSD sono anche immuni a qualsiasi genere di interferenza a livello di sistema, ma anche generata all'interno dello stesso IC. Negli ADC DTSD e SAR, si deve prestare attenzione a ridurre le interferenze quando l'ADC è in fase di campionamento. Inoltre, l'azione di filtraggio intrinseca garantisce un livello di immunità anche per interferenze provenienti dalle linee d'alimentazione.

Ingressi resistivi

Con ingressi di segnale e di riferimento a resistività costante, la necessità di un driver viene eliminata del tutto. Ancora una volta, tutti problemi di prestazione relativi a errori di offset, guadagno, fase e rumore di sistema non esistono più.

Progettazione semplice

Lo sforzo per raggiungere prestazioni di precisione è davvero minimo, dato che il numero degli elementi di progettazione è stato significativamente ridotto. Per i clienti, questo significa progettazione e time-to-market più veloci, una gestione più semplice della BOM e affidabilità.

Dimensioni

La rimozione di un filtro antialiasing, di un driver di ingresso e di un buffer di riferimento permette di ridurre significativamente la superficie sulla scheda di sistema. Per azionare l'ADC può essere usato direttamente un amplificatore da strumentazione. Per quanto riguarda l'AD7a134, dato che l'ADC dispone del solo ingresso differenziale, è possibile usare come driver un amplificatore a ingresso differenziale come l'LTC6373. Il confronto nella Figura 14 mostra le differenze tra una catena di segnale a tempo discreto e a tempo continuo. Il nostro esperimento mette in evidenza il risparmio di superficie del 70% in confronto a quella richiesta da una catena di segnale a tempo discreto, rendendo quella a tempo continuo la scelta eccellente per applicazioni multicanale ad alta densità.

Figura 14. Confronto tra una catena di segnale a tempo discreto (sinistra) e a tempo continuo (destra).

Figura 15. Confronto tra le dimensioni della catena di segnale a tempo discreto e a tempo continuo.

Conclusione

In conclusione, l'AD74134 offre una riduzione significativa della dimensione del sistema, semplifica il progetto della catena di segnale, rende il sistema più robusto e riduce il time-to-market complessivo, con una progettazione facile, senza compromessi su alcun parametro prestazionale richiesto dalle applicazioni per strumentazione di precisione.