Cadenas de señales de adquisición de datos de CA y CC de forma sencilla

Los fenómenos de muestreo en los convertidores analógicos a digitales (ADC) generan problemas de aliasing y retroceso capacitivo. Para resolver estos problemas, los diseñadores usan filtros y amplificadores de conducción, pero estos presentan sus propios conjuntos de desafíos. Esto hace que conseguir un rendimiento de precisión en CC y CA en áreas de aplicación de ancho de banda medio sea un reto, y los diseñadores acaban sacrificando los objetivos del sistema para conseguirlo. En este artículo, aprenderá cómo los nuevos ADC sigma-delta (Σ-Δ) de tiempo continuo de ADI proporcionan un rendimiento sin alias, más fácil de manejar y de menor tamaño.

Aspectos fundamentales del muestreo

La digitalización de datos implica los dos procesos fundamentales de muestreo y cuantificación, como se muestra en la figura 1. El muestreo es el primer paso en el que una señal analógica variable en tiempo continuo x(t) se convierte en una señal de tiempo discreto x(n) con una frecuencia de muestreo f_S. El resultado está separado de manera uniforme por un período de 1/T_S (f_S = 1/T_S).

Figura 1. Muestreo de datos

El segundo paso es la cuantificación, que aproxima el valor de estas muestras de tiempo discreto a uno de los valores finitos posibles y se representa en código digital, como se muestra en la figura 1. Esta cuantificación en un conjunto finito de valores conduce a un error en la digitalización llamado “ruido de cuantificación”.

El proceso de muestreo también da lugar al aliasing, en el que se observa el plegado de las señales de entrada y sus armónicos en torno a la frecuencia del reloj de muestra y espera. El criterio de Nyquist exige que la frecuencia de muestreo sea, como mínimo, el doble de la frecuencia más alta contenida en la señal. Si la frecuencia de muestreo es inferior al doble de la frecuencia máxima de la señal analógica, se producirá un fenómeno conocido como aliasing.

Para entender las implicaciones del aliasing tanto en el dominio del tiempo como en el de la frecuencia, considere primero el caso de una representación en el dominio del tiempo de una onda sinusoidal de un solo tono muestreada como se muestra en la figura 2. En este ejemplo, la frecuencia de muestreo, f_S, no es, al menos, 2f_a, pero solo un poco mayor que la frecuencia de entrada analógica, f_a, por lo que no se cumple el criterio de Nyquist. Observe que el patrón de las muestras reales produce una onda sinusoidal con aliasing a una frecuencia más baja igual a f_S–f_a.

Figura 2. Aliasing: representación en el dominio del tiempo



Figura 3. Aliasing: representación en el dominio de la frecuencia

La representación correspondiente en el dominio de la frecuencia de esta situación se muestra en la figura 3.

El ancho de banda de Nyquist se define como el espectro de frecuencias desde CC hasta f_S/2. El espectro de frecuencias se divide en un número infinito de zonas de Nyquist, cada una de las cuales tiene una anchura igual a 0.5 f_S. En la práctica, el muestreador ideal se sustituye por un ADC seguido de un procesador de la transformada rápida de Fourier (FFT). El procesador de la FFT solo proporciona una salida desde CC hasta f_S/2, es decir, las señales o alias que aparecen en la primera zona de Nyquist.

Considere el caso de una onda sinusoidal de una sola frecuencia f_a muestreada a una frecuencia f_S por un muestreador de impulsos ideal (consulte la figura 1). También asuma que f_S > 2f_a. La salida en el dominio de la frecuencia del muestreador muestra alias, o imágenes, de la señal original alrededor de cada múltiplo de f_S, es decir, a frecuencias iguales a |± KfS ± f_a|, K = 1, 2, 3, 4, y así sucesivamente.

Ahora, considere el caso de una señal que está fuera de la primera zona de Nyquist en la figura 3. La frecuencia de la señal es solo un poco menor que la frecuencia de muestreo, lo que corresponde a la condición mostrada en la representación del dominio del tiempo en la figura 2. Observe que, aunque la señal esté fuera de la primera zona de Nyquist, su imagen (o alias), f_S–f_a, cae dentro. Si volvemos a la figura 3, es evidente que, si una señal no deseada aparece en cualquiera de las frecuencias de imagen de f_a, también lo hará en f_a, por lo que se producirá un componente de frecuencia espuria en la primera zona de Nyquist.

Combatir los desafíos para un rendimiento de precisión

Para las aplicaciones de alto rendimiento, los diseñadores de sistemas necesitan combatir el ruido de cuantificación, el aliasing y los problemas de muestreo de la entrada del capacitor conmutado resultantes del proceso de muestreo. Los dos tipos de ADC de precisión disponibles en la industria, es decir, los registros de aproximación sucesiva (SAR) y los ADC sigma-delta, se diseñan mediante el uso de técnicas de muestreo basadas en capacitores conmutados.

Ruido de cuantificación

En un ADC de Nyquist ideal, el tamaño del bit menos significativo (LSB) del ADC determinará el ruido de cuantificación que se añade a la entrada, mientras se realiza la conversión de analógico a digital. Este ruido de cuantificación se reparte en el ancho de banda de f_S/2. Para combatir el ruido de cuantificación, la primera técnica es el sobremuestreo, que consiste en muestrear la señal de entrada a una tasa mucho mayor que la frecuencia de Nyquist para aumentar la relación señal/ruido (SNR) y la resolución (ENOB). En el sobremuestreo, la frecuencia de muestreo se elige para ser N veces la frecuencia de Nyquist (2 × f_IN) y, como resultado, el mismo ruido de cuantificación ahora tiene que extenderse N veces la frecuencia de Nyquist. Esto también relaja los requisitos del filtro antialiasing. La relación de sobremuestreo (OSR) se define como f_S/2f_IN, donde f_IN es el ancho de banda de la señal de interés. Como pauta general, el sobremuestreo del ADC por un factor de cuatro proporciona un bit adicional de resolución o un aumento de 6 dB en el rango dinámico. Si se aumenta la relación de sobremuestreo, se reduce el ruido en general, y la mejora del rango dinámico (DR) debida al sobremuestreo es ΔDR = 10log10 OSR en dB.

El sobremuestreo se usa de forma inherente y se implementa junto con un filtro digital integrado y la funcionalidad de diezmado. El modulador básico de sobremuestreo en los ADC sigma-delta moldea el ruido de cuantificación de tal manera que la mayor parte se produce fuera del ancho de banda de interés, lo que da lugar a un mayor rango dinámico global a frecuencias bajas, como se muestra en la figura 4. A continuación, el filtro digital de paso bajo (LPF) elimina el ruido de cuantificación fuera del ancho de banda de interés, y el diezmador reduce la tasa de transferencia de datos de salida a la tasa de Nyquist.

Figura 4. Un ejemplo de sobremuestreo

La conformación del ruido es la otra técnica para reducir el ruido de cuantificación. En los ADC sigma-delta, se usa un cuantificador de baja resolución (de un bit a cinco bits) dentro de un bucle después del filtro de bucle. Se usa un DAC como retroalimentación para restar la señal cuantificada de la entrada, como se muestra en la figura 5.

Figura 5. Conformación de ruido

El integrador seguirá sumando el error de cuantificación, lo que da como resultado la conformación del ruido de cuantificación a frecuencias más altas, que luego pueden filtrarse mediante un filtro digital. La figura 6 ilustra la densidad espectral de energía (PSD) de la salida x[n] de un ADC sigma-delta típico. La pendiente de conformación del ruido depende del orden del filtro de bucle H(z) (véase la figura 11) y es de (20 × n) dB/década, donde n es el orden del filtro de bucle. El ADC sigma-delta consigue una alta resolución en banda mediante una combinación de conformación de ruido y sobremuestreo. El ancho de banda en banda es igual a f_ODR/2 (ODR significa ‘tasa de transferencia de datos’). Se puede obtener una mayor resolución si se aumenta el orden del filtro de bucle o la relación de sobremuestreo.

Figura 6. Gráfico de sobremuestreo y conformación del ruido

Aliasing

Para combatir el aliasing en aplicaciones de alto rendimiento, se usan filtros antialiasing de orden superior para evitar cualquier cantidad de plegado. Un filtro antialiasing es un filtro de paso bajo que limita la banda de la señal de entrada y garantiza que no haya ningún componente de frecuencia en la señal más allá del ancho de banda de interés que pueda replegarse. El rendimiento del filtro dependerá de la proximidad de la señal fuera de banda a f_S/2 y de la cantidad de atenuación necesaria.

En el caso de los ADC de SAR, la diferencia entre el ancho de banda de la señal de entrada y la frecuencia de muestreo no es muy grande, por lo que necesitamos un filtro de orden superior que requiera un diseño de filtro complejo y de orden superior con más potencia y más distorsión. Por ejemplo, si un SAR de 200 kSPS de velocidad de muestreo tiene un ancho de banda de entrada de 100 kHz, el filtro antialiasing tendrá que rechazar una señal de entrada de >100 kHz para asegurarse de que no haya aliasing. Esto requiere un filtro de orden muy alto. La figura 7 muestra la curva pronunciada de la demanda.

Figura 7. Requisito de alias

Si se elige una velocidad de muestreo de 400 kSPS para relajar el orden del filtro, la eliminación es necesaria para una frecuencia de entrada de >300 kHz. Si se aumenta la velocidad de muestreo, aumentará la potencia, y, si se duplica la velocidad, la potencia también se duplicará. Un sobremuestreo mayor a costa de la energía relajará aún más el requisito del filtro antialiasing, ya que la frecuencia de muestreo es mucho mayor que el ancho de banda de entrada.

En los ADC sigma-delta, la entrada se sobremuestrea a una OSR mucho mayor, por lo que el requisito del filtro antialiasing se relaja, ya que la frecuencia de muestreo es mucho mayor que el ancho de banda de entrada, como se muestra en la figura 8.

Figura 8. Necesidad de un filtro antialiasing en sigma-delta

La figura 9 da una idea de la complejidad del filtro antialiasing (AAF) para las arquitecturas SAR y sigma-delta en tiempo discreto (DTSD). Si tomamos un ancho de banda de entrada de –3 dB de 100 kHz para conseguir una atenuación de 102 dB a una frecuencia de muestreo f_S, se necesitará un filtro antialiasing de segunda orden para un ADC DTSD, mientras que, para conseguir la misma atenuación a f_S, se necesitará un filtro de quinta orden con un ADC SAR.

Para un ADC sigma-delta de tiempo continuo (CTSD), la atenuación es inherente, por lo que no se necesita ningún filtro antialiasing.

Figura 9. Requisitos del filtro antialiasing para diversas arquitecturas

Estos filtros pueden ser un aspecto complicado para los diseñadores de sistemas, que tienen que optimizarlos por la caída que proporcionan en la banda de interés y ofrecer la mayor eliminación posible. Además, añaden al sistema muchos otros errores como la compensación, la ganancia, el error de fase y el ruido, lo que reduce su rendimiento.

Además, los ADC de alto rendimiento son de naturaleza diferencial, por lo que se necesita el doble de componentes pasivos. Para conseguir una mejor coincidencia de fase en aplicaciones multicanal, todos los componentes de la cadena de señal deben coincidir bien. Por ello, se necesitan componentes con una tolerancia más ajustada.

Entrada de capacitor conmutado

El muestreo de entrada del capacitor conmutado se basa en el tiempo de retorno a valores nominales de la entrada muestreada en un capacitor, lo que crea una demanda de corriente transitoria de carga/descarga cuando el conmutador de muestreo se enciende/apaga. Esto se llama “retroceso en la entrada” y requiere un amplificador de conducción de entrada que pueda soportar estas corrientes transitorias. También se requiere que la entrada retorne a valores nominales al final del tiempo de muestreo, y la precisión de la entrada muestreada determina el rendimiento del ADC, lo que implica que el amplificador de conducción necesita retornar rápido a valores nominales después del evento de retroceso. Esto lleva a la necesidad de un controlador de gran ancho de banda que pueda soportar un retorno a valores nominales rápido y absorber el retroceso del funcionamiento del capacitor conmutado. En las entradas del capacitor conmutado, siempre que el muestreo esté en encendido (ON), el controlador tiene que suministrar de inmediato la carga para el capacitor de retención. Este aumento repentino de la corriente solo puede proporcionarse a tiempo si el controlador tiene suficiente capacidad de ancho de banda. Debido a los parásitos del conmutador, habrá retroceso en el controlador en el momento del muestreo. Si el retroceso no retorna a valores nominales antes del siguiente muestreo, se producirá un error en el muestreo, por lo que se corromperá la entrada del ADC.

Figura 10. El retroceso del muestreo

figura 10 muestra el retroceso en el ADC DTSD. Si, por ejemplo, la frecuencia de muestreo es de 24 MHz, la señal de datos debe establecerse en 41 ns. Dado que la referencia es también una entrada de capacitor conmutado, también se necesita un búfer de gran ancho de banda en el pin de entrada de referencia. Estos búferes de señal de entrada y de referencia aumentan el ruido y reducen el rendimiento general de la cadena de señal. Asimismo, los componentes de distorsión del controlador de la señal de entrada (en torno a la frecuencia de muestra y espera) se suman a los requisitos de antialiasing. Además, con las entradas de capacitores conmutados, los cambios en la velocidad de muestreo darán lugar a una corriente de entrada variable. Esto podría dar lugar a un reajuste del sistema para reducir el error de ganancia generado en el controlador o en la etapa anterior mientras se controla el ADC.

ADC sigma-delta de tiempo continuo

Un ADC CTSD es una arquitectura ADC sigma-delta alternativa que aprovecha principios como el sobremuestreo y la conformación del ruido, pero que tiene un medio alternativo para implementar la operación de muestreo que ofrece importantes ventajas al sistema.

La figura 11 muestra una comparación entre una arquitectura DTSD y una CTSD. Como se ve en la arquitectura DTSD, la entrada se muestrea antes del bucle. El filtro de bucle H(z) es discreto en el tiempo y se implementa mediante el uso de integradores de capacitores conmutados. El DAC de retroalimentación también está basado en capacitores conmutados. Como hay muestreo en la entrada, lo que provocará un problema de aliasing procedente de f_S, se requiere un filtro antialiasing adicional en la entrada antes de muestrearla.

Figura 11. Esquemas de bloques modulares en tiempo discreto y en tiempo continuo

El CTSD no tiene un muestreador en la entrada. En cambio, se muestrea en el cuantificador dentro del bucle. El filtro de bucle es ahora de tiempo continuo y usa integradores de tiempo continuo, al igual que el DAC de retroalimentación. De la misma manera que la cuantificación que se moldea, el aliasing debido al muestreo también se moldea. Esto da lugar a un ADC casi sin muestreo, que constituye una clase propia.

La frecuencia de muestreo del CTSD es fija, a diferencia del DTSD, donde la frecuencia de muestreo del modulador puede escalarse con facilidad. Además, se sabe que los ADC CTSD son menos tolerantes a la vibración que los equivalentes del capacitor conmutado. Los osciladores de cristal o CMOS disponibles en el mercado proporcionan relojes de baja vibración a los ADC de forma local, lo que ayuda a evitar la transmisión del reloj de baja vibración a través del aislamiento y reduce la EMC.

Las dos principales ventajas del CTSD son la eliminación de alias inherente y las entradas resistivas para las señales y la referencia.

Antialiasing inherente

Si se mueve el cuantificador dentro del bucle, se consigue la eliminación de alias inherente. Como se muestra en la figura 12, la señal de entrada pasa por el filtro de bucle antes de muestrearse, y el error de plegado (alias), que se introduce en el cuantificador, también ve este filtro. La señal y el error de alias verán la misma función de transferencia de ruido que el bucle sigma-delta, y ambos tendrán una forma de ruido similar a la del ruido de cuantificación en las arquitecturas sigma-delta. Así, la respuesta de la frecuencia del bucle CTSD descarta de forma natural las señales de entrada en torno a múltiplos enteros de la frecuencia de muestreo, por lo que actúa como un filtro antialiasing.

Figura 12. Respuesta de la frecuencia de un modulador CTSD

Entrada resistiva

Al tener entradas resistivas en las entradas de señal y referencia, es más fácil de manejar que las configuraciones de muestra y espera. Con las entradas resistivas constantes, no hay retroceso, y el controlador puede eliminarse por completo. La entrada está libre de distorsiones, como se muestra en la figura 13. Y, como la resistencia de entrada es constante, también se elimina el reajuste del sistema debido a errores de ganancia.

Figura 13. Retorno a valores nominales de la entrada para el CTSD

Las entradas analógicas pueden ser bipolares aunque el ADC tenga una alimentación unipolar. Esto puede eliminar la necesidad de cambiar de nivel desde una interfaz bipolar al ADC. El rendimiento en CC del ADC puede no ser el mismo, ya que el resistor de entrada tiene ahora una corriente dependiente del modo común de entrada, así como la corriente de entrada.

La carga de referencia también es resistiva, lo que reduce el retroceso de la conmutación, por lo que no se requiere un búfer de referencia independiente. El resistor para un filtro de paso bajo se puede hacer en el chip para que pueda seguir junto con la carga resistiva en el chip (ya que podrían ser del mismo material), para reducir la desviación de temperatura del error de ganancia.

La arquitectura CTSD no es nueva, pero las megatendencias de los mercados industriales y de instrumentación exigen un rendimiento de precisión en CC y CA con mayores anchos de banda. Además, los clientes prefieren un diseño de plataforma única que se adapte a la mayoría de sus soluciones para reducir su tiempo de comercialización.

Se ha elegido a la arquitectura CTSD para un amplio abanico de aplicaciones que van desde el audio de alto rendimiento hasta la interfaz RF de los teléfonos móviles, debido a una serie de ventajas sobre otros tipos de ADC. Los beneficios incluyen una mayor facilidad de integración y un bajo consumo de energía, pero también, y posiblemente más importante, porque el uso de un CTSD resuelve una serie de problemas importantes a nivel de sistema. Debido a una serie de deficiencias tecnológicas, el uso de la CTSD se ha limitado anteriormente a la frecuencia/ancho de banda de audio relativo y al rango dinámico más bajo. Por lo tanto, los convertidores de frecuencia de Nyquist de alto rendimiento, como los ADC de aproximación sucesiva y los convertidores DTSD sobremuestreados, constituyen la solución principal para las aplicaciones de precisión y alto rendimiento/ancho de banda medio.

Sin embargo, los recientes avances tecnológicos introducidos en Analog Devices han permitido superar muchas limitaciones. El AD4134 es el primer ADC de alta precisión de CC a 400 kHz de ancho de banda basado en CTSD que consigue unas especificaciones de rendimiento sustancialmente superiores, al tiempo que proporciona una precisión de CC y permite la solución de una serie de problemas importantes a nivel de sistema en aplicaciones de instrumentación de alto rendimiento. El AD4134 también integra un convertidor asíncrono de frecuencia de muestreo (ASRC) que proporciona datos a tasas de transferencias de datos variables derivadas de la velocidad de muestreo fija del CTSD. La tasa de transferencia de datos de salida puede ser independiente de la frecuencia de muestreo del modulador y puede permitir el uso exitoso de los ADC CTSD para diferentes rendimientos granulares. La flexibilidad para cambiar la tasa de transferencia de datos de salida a un nivel granular también permite a los usuarios usar un muestreo coherente.

Ventajas de la cadena de señales del AD4134

Libre de alias

La eliminación de alias inherente evita la necesidad de un filtro antialiasing, lo que se traduce en un menor número de componentes y un menor tamaño de la solución. Y, lo que es más importante, todas las preocupaciones de rendimiento que conlleva un filtro antialiasing, como la caída, los errores como el desplazamiento, la ganancia y el error de fase, y el ruido en el sistema, ya no están presentes.

Cadena de señal de baja latencia

Un filtro antialiasing aumenta de forma significativa la latencia global en la cadena de señal, en función de la eliminación necesaria. La eliminación del filtro quita esta demora por completo y permite ejecutar la conversión de precisión en aplicaciones de bucle de control digital ruidoso.

Excelente coincidencia de fases

Al no tener un filtro antialiasing en el nivel del sistema, la coincidencia de fase en los sistemas multicanal puede mejorarse en gran medida. Esto lo convierte en la elección correcta para aplicaciones que exigen una baja discordancia entre canales, como el monitoreo de vibraciones, las mediciones de potencia, los módulos de adquisición de datos y el sonar.

Robustez con interferencias

Debido a su acción de filtrado inherente, los ADC CTSD también son inmunes a cualquier tipo de interferencia a nivel de sistema, así como desde el propio circuito integrado (IC). En los ADC DTSD y SAR, hay que tener cuidado para que haya menos interferencias cuando el ADC realice el muestreo. Además, habría inmunidad a las interferencias en las líneas de suministros de energía debido a la acción de filtrado inherente.

Entradas resistivas

Con las entradas analógicas resistivas constantes y las entradas de referencia, el requisito del controlador puede eliminarse por completo. De nuevo, todas las preocupaciones de rendimiento, como la compensación, la ganancia, el error de fase y el ruido del sistema, ya no existen.

Fácil de diseñar

La lucha para conseguir el rendimiento de precisión es muy mínima, ya que el número de elementos diseñados se reduce de manera considerable. El resultado es un tiempo de diseño más rápido, un tiempo de comercialización más rápido para los clientes, una gestión de la lista de materiales más sencilla y una mayor fiabilidad.

Tamaño

La eliminación de un filtro antialiasing, un controlador y un búfer de referencia reducirá de forma significativa el área de la placa del sistema. Se puede usar un amplificador de instrumentación para controlar directamente el ADC. Para el AD74134, como es un ADC de solo entrada diferencial, se puede usar un amplificador diferencial, como el LTC6373, como controlador. La comparación en la figura 14 muestra la cadena de señales para una cadena de señales basada en tiempo discreto y una basada en tiempo continuo. Nuestro experimento muestra un 70 % de ahorro de área en comparación con una cadena de señales equivalente basada en tiempo discreto, lo que la convierte en una excelente opción para aplicaciones multicanal de alta densidad.

Figura 14. Comparación de una cadena de señales basada en el tiempo discreto (izquierda) y en el tiempo continuo (derecha)

Figura 15. Comparación de la capacidad de la cadena de señales en tiempo discreto y en tiempo continuo

Conclusión

En conclusión, el AD74134 ofrece una importante reducción del tamaño del sistema, simplifica el diseño de la cadena de señales, hace que el sistema sea más robusto y reduce el tiempo total de comercialización con un diseño sencillo sin sacrificar ningún parámetro de rendimiento exigido por las aplicaciones de instrumentación de precisión.